[发明专利]像素电路

权利要求书

1.一种像素电路，其特征在于，包含：

一驱动晶体管，包含一第一端、一第二端及一控制端，该驱动晶体管的该第一端耦接于该像素电路的一第一节点，该驱动晶体管的该第二端耦接于该像素电路的一第二节点，该驱动晶体管的该控制端耦接于该像素电路的一第三节点；

一第一晶体管，包含一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接于该驱动晶体管的该控制端，该第一晶体管的该第二端耦接于该驱动晶体管的该第一端，该第一晶体管的该控制端用以接收一第一信号，

其中该第一晶体管根据该第一信号而选择性地导通；

一第二晶体管，包含一第一端、一第二端及一控制端，该第二晶体管的该第一端耦接于该驱动晶体管的该控制端，该第二晶体管的该第二端耦接于该驱动晶体管的该第二端，该第二晶体管的该控制端用以接收一第二信号，其中该第二晶体管根据该第二信号而选择性地导通；

一数据写入电路，耦接于该驱动晶体管的该第一端，用以接收一数据电压，其中该数据写入电路响应于一第三信号而传递该数据电压到该第一节点；

一第一开关电路，耦接于该驱动晶体管的该第一端，用以接收一第一电压，其中该第一开关电路响应于一控制信号而传递该第一电压到该驱动晶体管的该第一端；

一第二开关电路，耦接于该驱动晶体管的该第二端，用以接收该第二节点的电压，其中该第二开关电路响应于该控制信号而选择性地导通；

一重置电路，耦接于该驱动晶体管的该第二端，用以接收一第二电压，其中该重置电路响应于该第一信号而传递该第二电压到该驱动晶体管的该第二端；

一电容，包含一第一端及一第二端，该电容的该第一端耦接于该第一开关电路，该电容的该第二端耦接于该驱动晶体管的该控制端、该第一晶体管的该第一端及该第二晶体管的该第一端；以及

一发光电路，耦接于该第二开关电路，用以响应于该第二开关电路的导通状态而选择性地发光；

于一第一重置时间区间，该第一信号及该控制信号为低电位，该第一开关电路传递该第一电压到该第一节点，该第一晶体管导通以传递该第一节点的电压到该第三节点，该重置电路传递该第二电压到该第二节点；

于一第二重置时间区间，该第一信号及该第二信号为低电位，该重置电路传递该第二电压到该第二节点，该第二晶体管导通以传递该第二节点的电压到该第三节点，该第一晶体管导通以传递该第三节点的电压到该第一节点；

于一写入时间区间，该第二信号及该第三信号为低电位，该数据写入电路传递该数据电压到该第一节点，该驱动晶体管导通以该数据电压对该第二节点与该第三节点充电；以及，

于一发光时间区间，该控制信号为低电位，该第一开关电路传递该第一电压到该第一节点，该第二开关电路连接该驱动晶体管及该发光电路，该驱动晶体管产生一驱动电流流经该发光电路，该发光电路响应于该驱动电流而产生相对应的一亮度。

2.如权利要求1所述的像素电路，其特征在于，该数据写入电路包含：

一第三晶体管，包含一第一端、一第二端及一控制端，该第三晶体管的该第一端用以接收该数据电压，该第三晶体管的该第二端耦接于该驱动晶体管的该第一端，该第三晶体管的该控制端用以接收该第三信号，其中该第三晶体管根据该第三信号而选择性地导通。

3.如权利要求1所述的像素电路，其特征在于，该第一开关电路包含：

一第四晶体管，包含一第一端、一第二端及一控制端，该第四晶体管的该第一端用以接收该第一电压，该第四晶体管的该第二端耦接于该驱动晶体管的该第一端，该第四晶体管的该控制端用以接收该控制信号，其中该第四晶体管根据该控制信号而选择性地导通。

4.如权利要求3所述的像素电路，其特征在于，该第二开关电路包含：

一第五晶体管，包含一第一端、一第二端及一控制端，该第五晶体管的该第一端耦接于该驱动晶体管的该第二端，该第五晶体管的该第二端耦接于该发光电路，该第五晶体管的该控制端用以接收该控制信号，其中该第五晶体管根据该控制信号而选择性地导通。

5.如权利要求4所述的像素电路，其特征在于，该第四晶体管及该第五晶体管的每一者包含一n型晶体管及一p型晶体管的其中至少一者，该第四晶体管及该第五晶体管的该控制端用以接收该第二信号，其中该第四晶体管及该第五晶体管根据该第二信号而选择性地导通。