[发明专利]像素驱动电路、其驱动方法、阵列基板及显示装置

说明书

本申请实施例提供了一种像素驱动电路、其驱动方法、阵列基板及显示装置。该像素驱动电路包括：多个像素行，像素行包括多个子像素组，子像素组包括两个子像素，两个子像素分别为第一子像素和第二子像素；多级栅极线组，栅极线组包括第一栅极线和第二栅极线，同一子像素组的两个子像素分别与第一栅极线、第二栅极线电连接；多条感测线，同一像素组的两个子像素共用同一条感测线；多条与相应的子像素电连接的数据线。本申请实施例能够实现一次全屏补偿感测的时间大幅缩短，有利于实现高频显示；同时实现一次全屏补偿感测的时间大幅缩短，能够及时对各子像素进行补偿，从而提高像素驱动电路中元器件的使用寿命；也有利于提高补偿感测的准确性。

技术领域

本申请涉及显示技术领域，具体而言，本申请涉及一种像素驱动电路、其驱动方法、阵列基板及显示装置。

背景技术

对于高分辨率的显示装置来说，在高频驱动下，消影期的时间较短，在一帧显示画面的消影期内，通常只能对一个像素行中每个像素中的一个子像素进行补偿感测，因此，完成对全屏的补偿感测需要较长的时间。

对全屏的补偿感测需要较长的时间，一方面会影响显示画面的品质，另一方面也影响像素驱动电路中的元器件使用寿命。

发明内容

本申请针对现有方式的缺点，提出一种像素驱动电路、其驱动方法、阵列基板及显示装置，用以解决现有技术存在的全屏的补偿感测需要较长的时间的技术问题。

第一个方面，本申请实施例提供了一种像素驱动电路，该像素驱动电路包括：

多个像素行，所述像素行包括多个子像素组，所述子像素组包括两个子像素，两个所述子像素分别为第一子像素和第二子像素；

多级栅极线组，所述栅极线组包括第一栅极线和第二栅极线，同一所述子像素组的两个所述子像素分别与所述第一栅极线、所述第二栅极线电连接；

多条感测线，同一所述像素组的两个所述子像素共用同一条所述感测线；

多条数据线，所述数据线与相应的所述子像素电连接。

可选地，同一所述像素组的两个所述子像素共用一条所述数据线。

可选地，所述像素驱动电路还包括：多条第一电源线，同一所述像素行的多个所述子像素组共用一条所述第一电源线。

可选地，同一所述像素行中，每个所述子像素组与相邻的所述子像素组中的一个所述子像素构成一个像素；或者同一所述像素行中，相邻的两个所述子像素组构成一个像素。

可选地，所述子像素包括开关晶体管和感测晶体管；所述第一子像素中的所述开关晶体管与上一级栅极线组中的第一栅极线电连接，所述第一子像素中的所述感测晶体管的栅极与本级栅极线组中的第一栅极线电连接；所述第二子像素中的所述开关晶体管与上一级栅极线组中的第二栅极线电连接，所述第二子像素中的所述感测晶体管的栅极与本级栅极线组中的第二栅极线电连接。

可选地，所述子像素还包括驱动晶体管、存储电容和发光单元；所述开关晶体管的第一极与相应的所述数据线电连接，所述开关晶体管的第二极与所述驱动晶体管的栅极电连接；所述驱动晶体管的第一极与相应的所述第一电源线电连接，所述驱动晶体管的第二极与所述发光单元的第一极电连接，所述发光单元的第二极与第二电源线电连接；所述感测晶体管的第一极与相应的所述感测线电连接，所述感测晶体管的第二极与所述驱动晶体管的第二极电连接；所述存储电容的第一极与所述驱动晶体管的栅极电连接，所述存储电容的第二极与所述驱动晶体管的第二极电连接。

第二个方面，本申请实施例提供了一种阵列基板，该阵列基板包括上述的像素驱动电路。

第三个方面，本申请实施例提供了一种显示装置，该显示装置包括上述的阵列基板。