[发明专利]一种集成肖特基二极管的短沟道碳化硅MOSFET器件及其制造方法

说明书

本发明涉及一种集成肖特基二极管的短沟道碳化硅MOSFET器件及其制造方法，该器件包括碳化硅衬底、位于碳化硅衬底之上的碳化硅外延层、位于碳化硅外延层之上的栅介质层、位于栅介质层之上的层间介质层，在碳化硅衬底的背部沉积金属形成漏极接触，在碳化硅外延层与栅介质层之间由下往上设有P阱2区和P阱1区，在P阱1区中设有P型和N型杂质离子区，在栅介质层上设有栅极，在层间介质层上沉积金属层以形成源极。该器件的制造方法中利用P阱2制作侧墙，使N+源区自对准P阱2以形成沟道长度L，并将源区的P阱分开，使N‑外延与源端金属接触，由于N‑外延浓度较淡，其与源端金属将形成肖特基接触，从而将肖特基二极管集成到短沟道的碳化硅MOSFET中。

技术领域

本发明涉及碳化硅MOSFET器件技术领域，尤其涉及一种通过自对准制造方法来实现集成肖特基二极管的短沟道碳化硅MOSFET器件。

背景技术

由于N型及P型杂质在碳化硅中的扩散系数极小，因此无法像制作硅基MOSFET一样，通过N阱或P阱的横向扩散来实现沟道自对准。目前传统方法的碳化硅MOSFET器件主要采用非自对准工艺进行制作，工艺主要流程如下：①在N型碳化硅外延上淀积氧化层（后续称之为hardmask），P+光刻，并刻蚀氧化层，去胶，然后注入P型杂质形成P+接触，去除hardmask；②淀积氧化层，P阱光刻，并刻蚀氧化层，去胶，然后注入P型杂质形成P阱，去除hardmask；③淀积氧化层，N+光刻并刻蚀氧化层，去胶然后注入N型杂质形成N+源区，去除hardmask；④热退火，激活P型和N型杂质；⑤淀积或生长栅介质层，淀积栅极材料，栅极光刻并刻蚀栅极材料，去胶；⑥淀积介质层，进行源极孔光刻及刻蚀，形成源极接触孔，淀积源极金属并合金形成源极接触；⑦进行栅极孔光刻及刻蚀，形成栅极接触孔；⑧淀积金属，并进行金属光刻及刻蚀，形成源极（S）和栅极（G）接触引出；⑨钝化保护层淀积及光刻刻蚀；⑩背部处理及金属沉积，形成背部漏极（D）接触。

如图1所示，传统制作方法通过P阱和N+源区光刻来形成沟道长度L，由于两层光刻间不可避免的存在套刻误差ΔL，为了避免套刻误差ΔL对器件性能的影响，则在器件设计的时候，需要将套刻误差ΔL考虑在内，则设计的沟道长度应该为L+ΔL，这样设计的碳化硅MOSFET器件沟道长度较长，由式Ron=L/[k*W*(VGS-Vth)]可知，由于L的增加，MOSFET的导通电阻Ron将不可避免的会随之增加；而且由于工艺误差是随机的，则会导致器件性能出现随机性离散分布，影响器件参数一致性。

发明内容

本发明的目的在于提供一种集成肖特基二极管的短沟道碳化硅MOSFET器件及其制造方法，该方法通过采用自对准工艺进行制造，可避免传统制作方法中存在的光刻套刻误差带来的对沟道长度的影响，可将碳化硅MOSFET器件的沟道长度设计在较小的长度，即可满足产品性能指标的要求并具有极好的参数一致性。

为了实现上述目的，本发明采用的技术方案为，一种集成肖特基二极管的短沟道碳化硅MOSFET器件的制造方法，包括如下步骤：

（1）在碳化硅衬底的上表面沉积碳化硅外延层，该外延层的浓度及厚度根据器件的耐压值来确定，在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层（即hardmask），在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后注入P型杂质形成P+接触，用湿法或干法腐蚀去除该hardmask；

（2）在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层，在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后向碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱1，P阱1与碳化硅外延层的上表面具有间隔，用湿法或干法腐蚀去除该hardmask；

（3）在碳化硅外延层上采用LPCVD或PECVD工艺沉积一层氧化层，在氧化层上涂覆光刻胶，光刻并刻蚀氧化层，然后向碳化硅外延层中注入P型杂质形成中间具有间隔的两个P阱2，P阱2设置于P阱1和碳化硅外延层之间，并与P阱1和碳化硅外延层相接触，保留该hardmask；