[发明专利]指令执行方法及指令执行装置

权利要求书

1.一种指令执行方法，用于处理器中，该处理器包括指令翻译器、执行单元及重排缓冲器，该指令执行方法包含：

藉由该指令翻译器接收宏指令，并将该宏指令至少翻译成为第一微指令及第二微指令；其中，该指令翻译器分别为该第一微指令及该第二微指令标识原子操作标志，以代表该第一微指令的第一目的操作数及该第二微指令的第二目的操作数均指向相同的架构寄存器；

藉由该执行单元执行该第一微指令，以产生第一执行结果；

藉由该执行单元执行该第二微指令，以产生第二执行结果；以及

藉由该重排缓冲器根据该原子操作标志来绑定该第一微指令与该第二微指令的退出操作。

2.如权利要求1所述的指令执行方法，还包含：

藉由该重排缓冲器分别在执行该第一微指令和该第二微指令的退出操作以后，将该第一执行结果及该第二执行结果更新至该架构寄存器。

3.如权利要求2所述的指令执行方法，其中该重排缓冲器分别将该第一执行结果及该第二执行结果更新至该架构寄存器的第一部分及第二部分。

4.如权利要求1所述的指令执行方法，其中，当该第一微指令的执行发生例外时，将该例外标识到该第一微指令的第一重排缓冲器条目且不退出该第一微指令，直到与该第一微指令同样具有该原子操作标志的该第二微指令执行结束，且当该第一微指令为该重排缓冲器中最老时，进行该第一微指令发生的该例外对应的例外处理程序。

5.如权利要求4所述的指令执行方法，其中，当该第一微指令发生的该例外对应的该例外处理程序执行完毕，该指令翻译器重新译码，以产生重新译码后的该第一微指令及该第二微指令，当重新译码后的该第一微指令及该第二微指令执行完毕没有任何错误时，将重新译码后的该第一微指令及该第二微指令分别在其最老时退出。

6.如权利要求1所述的指令执行方法，其中，当该第一微指令的执行正常，则暂时不退出该第一微指令，当该第二微指令的执行发生例外时，将该例外标识到该第一微指令的第一重排缓冲器条目，当该第一微指令为该重排缓冲器中最老时，进行该第二微指令发生的该例外对应的例外处理程序。

7.如权利要求6所述的指令执行方法，其中，当该第二微指令发生的该例外对应的该例外处理程序执行完毕，该指令翻译器重新译码，以产生重新译码后的该第一微指令及该第二微指令，当重新译码后的该第一微指令及该第二微指令执行完毕没有任何错误时，将重新译码后的该第一微指令及该第二微指令分别在其最老的时退出。

8.如权利要求1所述的指令执行方法，其中，当该第一微指令的该第一执行结果正确而该第二微指令的该第二执行结果发生错误时，执行该第二微指令的重放，且该重排缓冲器在该第一微指令最老时暂时不退出该第一微指令；且

当执行该第二微指令及该第二微指令往后所有微指令的重放后，该重排缓冲器执行该第一微指令的退出操作。

9.如权利要求1所述的指令执行方法，其中，该指令翻译器将该原子操作标志标识于该重排缓冲器中分别对应该第一微指令第一重排缓冲器条目及对应该第二微指令的第二重排缓冲器条目中。

10.一种指令执行装置，包含：

处理器，该处理器包括：

指令翻译器，用以接收宏指令，并将该宏指令至少翻译成为第一微指令及第二微指令；其中，该指令翻译器分别为该第一微指令及该第二微指令标识原子操作标志以代表该第一微指令的第一目的操作数及该第二微指令的第二目的操作数均指向相同的架构寄存器；

执行单元，用以执行该第一微指令，以产生第一执行结果，并执行该第二微指令，以产生第二执行结果；以及

重排缓冲器，用以根据该原子操作标志来绑定该第一微指令与该第二微指令的退出操作。

11.如权利要求10所述的指令执行装置，其中，该重排缓冲器分别在执行该第一微指令和该第二微指令的退出操作以后，将该第一执行结果及该第二执行结果更新至该架构寄存器。