[发明专利]掩膜版图形、半导体结构及其形成方法

说明书

一种掩膜版图形、半导体结构及其形成方法，其中掩膜版图形包括：第一掩膜版图形，所述第一掩膜版图形包括若干第一目标图形，若干所述第一目标图形沿第一方向排列；第二掩膜版图形，所述第二掩膜版图形包括若干第二目标图形，若干所述第二目标图形沿第一方向排列；当所述第一掩膜版图形和所述第二掩膜版图形重合时，一个所述第一目标图形与一个所述第二目标图形部分重叠。所述掩膜版图形的图案密度较好。

技术领域

本发明涉及半导体制造工艺领域，尤其涉及一种掩膜版图形、半导体结构及其形成方法。

背景技术

目前，随着超大规模集成电路的发展，器件设计尺寸越来越小，器件的关键尺寸(CD，Critical Dimension)的变化对器件性能的影响越来越多，例如，栅极结构的关键尺寸变化会直接导致器件运行速度的变化。

光刻技术是半导体制作技术中至关重要的一项技术，光刻技术能够实现将图形从掩膜版中转移到硅片表面，形成符合设计要求的半导体产品。光刻工艺包括曝光步骤、曝光步骤之后进行的显影步骤和显影步骤之后的刻蚀步骤。

通常采用单次的光照、蚀刻工艺能够满足形成关键尺寸较大器件的要求。当关键尺寸较小时，需要采用自对准多重图案技术来满足器件尺寸的需求。

然而，当需要同时形成关键尺寸较大和较小的情况下，在设计掩膜版图形时，没有足够的图案密度来满足形成关键尺寸较小的器件的要求。

发明内容

本发明解决的技术问题是提供一种掩膜版图形、半导体结构及其形成方法，以提高掩膜版图形中的图案密度。

为解决上述技术问题，本发明技术方案提供一种掩膜版图形，包括：第一掩膜版图形，所述第一掩膜版图形包括若干第一目标图形，若干所述第一目标图形沿第一方向排列；第二掩膜版图形，所述第二掩膜版图形包括若干第二目标图形，若干所述第二目标图形沿第一方向排列；当所述第一掩膜版图形和所述第二掩膜版图形重合时，一个所述第一目标图形与一个所述第二目标图形部分重叠。

可选的，沿第一方向上，各所述第一目标图形具有第一尺寸，且相邻第一目标图形之间具有第一间距。

可选的，沿第一方向上，各所述第二目标图形具有第二尺寸，且相邻第二目标图形之间具有第二间距。

可选的，沿第一方向上，所述第二尺寸的范围为45纳米～60纳米；所述第一尺寸的范围为25纳米～45纳米。

可选的，沿第一方向上，所述第二尺寸的范围为100纳米～200纳米；所述第一尺寸的范围为100纳米～200纳米。

可选的，沿第一方向上，所述第二目标图形与第一目标图形重叠部分的尺寸占第一尺寸的比例范围为40％～60％，所述第二目标图形与第一目标图形非重叠部分的尺寸占第一间距的比例范围为40％～60％。

可选的，沿第一方向上，所述第二目标图形与第一目标图形重叠部分的尺寸占第一尺寸的1/2，所述第二目标图形与第一目标图形非重叠部分的尺寸占第一间距的比例范围为1/2。

可选的，所述第一掩膜版图形还包括：若干第一主目标图形，若干所述第一主目标图形沿第一方向排列。

可选的，所述第二掩膜版图形还包括：若干第二主目标图形，若干所述第二主目标图形沿第一方向排列。