[发明专利]一种半导体器件中孔结构及其形成方法

说明书

本申请实施例公开了一种半导体器件中孔结构及其形成方法，所述方法包括：在介电层上形成硬掩膜层，所述硬掩膜层上具有第一开口；基于所述第一开口，对所述介电层进行第一预设深度的蚀刻，形成第一凹槽；修整硬掩膜层，将第一开口增宽为第二开口；基于所述第二开口，对所述介电层进行第二预设深度的蚀刻，形成第二凹槽；其中，所述第二预设深度小于所述第一预设深度；所述第二凹槽与所述第一凹槽共同构成所述孔结构。

技术领域

本申请涉及半导体制造领域，特别涉及一种半导体器件中孔结构及其形成方法。

背景技术

3D NAND存储器是目前半导体存储器领域的热门器件，其采用了垂直堆叠多层存储单元的器件结构，在实现极高数据存储密度的同时，降低了存储单元的单位成本。由于需要在工艺过程中进行多层堆叠，这其中就涉及了各个层级之间的互连工艺，不同层级之间的互连通常通过连接孔连接。然而在不同的工艺阶段，对连接孔的需求不同。例如，位于阵列层的连接孔C1CH，C1CH顶部连接阵列第一金属层上的V0通孔，底部连接晶圆上的沟道孔(channel hole，CH)，为了保证CH套刻对准(Overlay，OVL)时有足够的工艺窗口，要求C1CH底部尺寸要足够小；为了保证V0通孔有足够的工艺窗口，则要求C1CH顶部尺寸足够大。C1CH需要同时满足上述要求，则C1CH必须为顶大底小的连接孔，然而针对这种顶大底小的连接孔，需要在蚀刻时加很多蚀刻气体，使连接孔的形状变得倾斜，以获得顶大底小的孔，但过多的蚀刻气体，往往使得连接孔出现欠蚀刻(under etch)的现象。

发明内容

本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体器件中孔结构及其形成方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体器件中孔结构的形成方法，所述方法包括：

在介电层上形成硬掩膜层，所述硬掩膜层上具有第一开口；

基于所述第一开口，对所述介电层进行第一预设深度的蚀刻，形成第一凹槽；

修整硬掩膜层，将第一开口增宽为第二开口；

基于所述第二开口，对所述介电层进行第二预设深度的蚀刻，形成第二凹槽；

其中，所述第二预设深度小于所述第一预设深度；所述第二凹槽与所述第一凹槽共同构成所述孔结构。

在一种可选的实施方式中，所述修整硬掩膜层，将第一开口增宽为第二开口，包括：

提供包括氧气和氮气的修整气体；

通过所述修整气体对硬掩膜层进行修整，将第一开口增宽为第二开口。

在一种可选的实施方式中，所述第一凹槽的深宽比范围为10:1至25:1。

在一种可选的实施方式中，所述第一开口和所述第二开口的直径比例范围为1:2至1:5。

在一种可选的实施方式中，所述半导体器件包括三维存储器；所述孔结构位于所述三维存储器的沟道通孔上，所述第一凹槽暴露所述沟道通孔。

在一种可选的实施方式中，所述第一凹槽的直径小于所述沟道通孔的孔径。

第二方面，本申请实施例提供一种半导体器件中孔结构，包括：

顶部开口，所述顶部开口具有第一直径；

底部开口，所述底部开口具有第二直径，所述第二直径小于所述第一直径；

侧壁，所述侧壁从所述顶部开口延伸至所述底部开口，并具有沿所述孔结构径向向内的方向弯折的台阶部。

在一种可选的实施方式中，所述孔结构采用掩膜修整工艺，通过两步蚀刻得到；其中，