[发明专利]存储系统、存储控制器及半导体存储装置

说明书

本发明的实施方式提供一种用于神经网络的存储系统、存储控制器、及半导体存储装置。实施方式的存储系统具备：控制部，发送包含第1数据的第1指令集；及半导体存储装置，通过从所述控制部接收所述第1指令集，将基于所述第1指令集的第2数据发送到所述控制部。

[相关申请案]

本申请案享有以日本专利申请案2019-113565号(申请日：2019年6月19日)为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种用于神经网络的存储系统、存储控制器及半导体存储装置。

背景技术

业界正在开发人工智能(Artificial Intelligence：AI)。作为AI技术之一，考虑神经网络。神经网络是模仿脑的神经元及突触而想出的模型，至少包含学习及识别的2个阶段的处理。在学习阶段，从大量输入学习其特征，构建用于识别处理的神经网络。在识别阶段，使用所构建的神经网络来识别新的输入是何者。

发明内容

本发明的实施方式提供一种用于神经网络的存储系统、存储控制器及半导体存储装置。

实施方式的存储系统具备：控制部，发送包含第1数据的第1指令集；及半导体存储装置，通过从所述控制部接收所述第1指令集，将基于所述第1指令集的第2数据发送到所述控制部。

附图说明

图1是表示识别系统中的学习阶段及识别阶段的概念图。

图2是第1实施方式的识别系统的方块图。

图3是表示第1实施方式的识别装置的概念的图。

图4是具备第1实施方式的半导体存储装置的存储系统的方块图。

图5是第1实施方式的半导体存储装置的方块图。

图6是表示第1实施方式的存储胞阵列的图。

图7是表示第1实施方式的存储胞的阈值分布的图。

图8是第1实施方式的半导体存储装置所具备的感测放大器及数据寄存器的方块图。

图9是表示第1实施方式的感测放大器的电路图。

图10是表示第1实施方式的存储系统的动作的流程图。

图11是表示识别阶段中的存储系统的动作中的指令集、及波形图的图。

图12是表示读取动作的指令序列的图。

图13是表示写入动作的指令序列的图。

图14是表示存储在锁存电路及位计数器中的具体数据的图。

图15是表示存储在锁存电路中的数据的种类的图。

图16是第2实施方式的半导体存储装置的方块图。

图17是表示第2实施方式的源极线控制电路的一例的电路图。

图18是表示通常的读出动作的一例的图。

图19是用来对胞电流的不均进行说明的图。

图20是用来对第2实施方式中的读出动作的一例进行说明的图。

图21是表示第2实施方式中的字线WL及位线BL的动作图像的图。

图22是用来对消除由胞电流的不均所引起的影响进行说明的图。

图23是表示图10的变化例的存储系统的动作的流程图。

图24是表示图23的后续的流程图。