[发明专利]集成电路及电子设备有效
申请号: | 202010013955.6 | 申请日: | 2012-05-25 |
公开(公告)号: | CN111355548B | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | G·马凯;J·韦格纳;G·迈克里奥德 | 申请(专利权)人: | 思睿逻辑国际半导体有限公司 |
主分类号: | H04H60/04 | 分类号: | H04H60/04;H04M1/60 |
代理公司: | 北京北翔知识产权代理有限公司 11285 | 代理人: | 郑建晖;关丽丽 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 电子设备 | ||
1.一种集成电路,包括:
数字混合核,可配置为将音频数据样本流进行混合,所述数字混合核包括:
多个数字信号处理块,每个数字信号处理块包括:
一个或多个源端口,可配置为以相应的采样时钟率发送相应的音频数据样本;以及
一个或多个目的地端口,可配置为以相应的采样时钟率接收相应的音频数据样本,
该数字混合核还包括:
混合器,包括乘累加块,所述乘累加块包括输入和输出,所述混合器可配置为响应于所接收的数据时钟来组合音频数据样本;
时钟生成器,可配置为生成至少所述数据时钟;
源选择器,可配置为将所述乘累加块输入耦合到所述一个或多个源端口中的任何一个;以及
目的地选择器,可配置为将所述乘累加块输出耦合到所述一个或多个目的地端口中的任何一个;
其中所述源选择器和所述目的地选择器分别以所述数据时钟的频率依序可配置,以依次建立一组经过该混合器的信号路径,每个信号路径包括所述一个或多个目的地端口中的任何一个目的地端口和所述一个或多个源端口中的一个或多个源端口;以及
其中所述数据时钟的频率小于为每个目的地端口在每个相应的采样时钟的一个周期内建立包括每个源端口的信号路径所必要的频率。
2.根据权利要求1所述的集成电路,还包括控制块,用于配置该源选择器和该目的地选择器。
3.根据权利要求1或2所述的集成电路,还包括控制块,用于控制时钟生成器以在所述数据时钟的频率生成数据时钟。
4.根据权利要求3所述的集成电路,其中数据时钟频率是基于所限定的经过该混合器的信号路径的数目来控制的。
5.根据权利要求3所述的集成电路,其中数据时钟频率是基于所限定的经过该混合器的信号路径的相应的采样率来控制的。
6.根据权利要求3所述的集成电路,其中该控制块还控制被供给给该混合器的供给电压。
7.根据权利要求6所述的集成电路,其中被供给给该混合器的该供给电压是基于该数据时钟频率来控制的。
8.根据权利要求3所述的集成电路,其中该控制块包括混合器利用预测器,用于识别每个所限定的信号路径,用于估计该混合器待在指定时间区间中为每个所限定的信号路径执行的计算的数目,以及用于设置该数据时钟频率以使得所述数目的计算能够在该指定时间区间中被执行。
9.根据权利要求8所述的集成电路,其中该控制块被配置为接收识别了多个可用的时钟频率的输入,以及将被供给给该混合器的数据时钟频率选择为这些可用的数据时钟频率中被估计使得所述数目的计算能够在该指定时间区间中被执行的最低的数据时钟频率。
10.根据权利要求1所述的集成电路,
其中该时钟生成器可配置为生成处于相应的不同频率的多个时钟信号;以及
其中该混合器是多个功能块之一,每个功能块要求一个处于一优选频率的时钟信号;
其中该集成电路还包括与每个功能块关联的选择电路系统,用于接收所述多个时钟信号,并且被配置为将处于该优选频率的时钟信号传送到关联的功能块。
11.根据权利要求10所述的集成电路,还包括逻辑电路,所述逻辑电路用于接收由所述功能块中的每一个生成的指示它们相应的优选频率的控制信号,并且用于只有当一个时钟信号具有一个或多个功能块的优选频率时,才允许分配该时钟信号。
12.根据权利要求10和11之一所述的集成电路,其中该时钟生成器包括用于生成处于第一频率的时钟信号的电路以及至少一个分频器,每个分频器用于生成处于如下频率的一相应的时钟信号,所述频率是该第一频率的一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司,未经思睿逻辑国际半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010013955.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类