[发明专利]一种共差模一体磁路集成电感

说明书

本申请公开了一种共差模一体磁路集成电感，包括：左磁芯、右磁芯、上扼部和下扼部；上扼部和下扼部的左右两端分别与左磁芯和右磁芯连接；左磁芯和右磁芯上绕设有预置匝数的线圈；左磁芯和右磁芯之间预留第一预置间隙、上扼部和下扼部之间预留第二预置间隙；上扼部的前后方向上设置有第一凸起，下扼部的前后方向上设置有第二凸起，第一凸起和第二凸起的凸出方向相同；左磁芯和右磁芯的长度与上扼部和下扼部的长度的比值为0.8～1.5。解决了现有的磁芯电感结构使用一个U型磁芯和一个低导磁率的I形磁芯来实现共差模磁通回路磁集成，存在抑制电磁干扰效果不理想和由于中柱的存在，导致需要拉伸磁路长度，降低了共模电感分量的技术问题。

技术领域

本申请涉及磁芯电感技术领域，尤其涉及一种共差模一体磁路集成电感。

背景技术

电感是把电能转化为磁能而存储起来的元件，被广泛应用于电子电路设备中，特别是在开关电源电路。在开关电源电路中，由于电路开关不停变化，不可避免地会产生电磁干扰信号，而这些信号主要分为传导和辐射两种，为了线路的稳定性，有必要采取措施来抑制这些干扰信号。

优化开关电源电路中的电感设计是抑制电路电磁干扰的一种有效方式，现有技术中，设计了一种磁芯电感结构，使用一个U型磁芯和一个低导磁率的I形磁芯来实现共差模磁通回路磁集成，但是，由于对称绕组差模磁通回路的路径在磁芯中柱内部叠加，而中柱体积相对边柱体积比较小，更容易出现磁芯饱和，最终导致滤波效果不理想；且由于有中柱的存在，为了避让空间，需要拉伸磁路长度，降低了共模电感分量，因此，现有技术中的这种磁芯电感结构，不能很好地抑制电磁干扰，本领域技术人员对于磁芯电感结构的优化改进仍有待提高。

发明内容

本申请提供了一种共差模一体磁路集成电感，用于解决现有的磁芯电感结构使用一个U型磁芯和一个低导磁率的I形磁芯来实现共差模磁通回路磁集成，存在抑制电磁干扰效果不理想和由于中柱的存在，导致需要拉伸磁路长度，降低了共模电感分量的技术问题。

本申请提供了一种共差模一体磁路集成电感，包括：左磁芯、右磁芯、上扼部和下扼部；

所述上扼部和所述下扼部的左右两端分别与所述左磁芯和所述右磁芯连接；

所述左磁芯和所述右磁芯上绕设有预置匝数的线圈；

所述左磁芯和所述右磁芯之间预留第一预置间隙、所述上扼部和所述下扼部之间预留第二预置间隙；

所述上扼部的前后方向上设置有第一凸起，所述下扼部的前后方向上设置有第二凸起，所述第一凸起和所述第二凸起的凸出方向相同；

所述左磁芯和所述右磁芯的长度与所述上扼部和所述下扼部的长度的比值为0.8～1.5。

可选地，所述左磁芯和所述右磁芯的长度与所述上扼部和所述下扼部的长度的比值为1.05。

可选地，所述左磁芯和所述右磁芯的长度为5～50mm。

可选地，所述第一凸起和所述第二凸起的凸出长度不超过所述上扼部和所述下扼部的宽度。

可选地，所述第一凸起和所述第二凸起的凸出长度不小于1mm。

可选地，所述左磁芯和所述右磁芯在竖直方向上凸出所述上扼部或所述下扼部设置。

可选地，所述第一凸起和所述第二凸起分别设置在所述上扼部和所述下扼部的两端。

可选地，所述左磁芯的线圈和所述右磁芯的线圈互为对称绕组。

可选地，所述第一凸起和所述第二凸起分别设置在所述上扼部和所述下扼部的中部。

可选地，所述第一凸起和所述第二凸起为方形结构。

从以上技术方案可以看出，本申请具有以下优点：