[发明专利]一种集成式GaN器件实时测温系统及其制备方法有效
申请号: | 202010023859.X | 申请日: | 2020-01-09 |
公开(公告)号: | CN111211112B | 公开(公告)日: | 2021-10-22 |
发明(设计)人: | 仇志军;叶怀宇;张国旗 | 申请(专利权)人: | 深圳第三代半导体研究院 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L29/778;H01L21/335;G01K7/16 |
代理公司: | 北京华创智道知识产权代理事务所(普通合伙) 11888 | 代理人: | 彭随丽 |
地址: | 518055 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 gan 器件 实时 测温 系统 及其 制备 方法 | ||
1.一种集成式GaN器件实时测温系统的制备方法,其特征在于:包括
1)蓝宝石衬底上生长高阻GaN缓冲层;
2)高阻GaN缓冲层上生长p型掺杂的InGaN层;
3)p型InGaN层上生长本征掺杂GaN层;
4)本征掺杂GaN层上外延生长本征掺杂AlGaN层;
5)选择性刻蚀外延层材料形成刻蚀台面和台阶,并在台面和台阶上淀积氧化铝钝化层;
6)选择性刻蚀氧化铝钝化层,并淀积金属电极;
所述金属电极包括:MOSFET结构的源极金属电极、漏极金属电极、栅极金属电极以及至少一个测量薄膜电阻率的子金属电极,所述测量薄膜电阻率的子金属电极与p型掺杂的InGaN层之间欧姆接触,实时测量InGaN层上方的GaN层工作温度;
所述MOSFET结构中的栅极金属电极与AlGaN层形成肖特基接触。
2.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:所述1)中的高阻GaN缓冲层厚度为1μm~4μm。
3.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:所述2)中的p型掺杂InGaN层厚度为0.5μm~2μm,掺杂浓度为1×1018cm-3~5×1018cm-3,掺杂元素镁。
4.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:所述3)中的本征掺杂GaN层厚度为0.1μm~1μm。
5.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:所述4)中的本征掺杂AlGaN层厚度为0.1μm~1μm。
6.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:所述5)中的氧化铝钝化层厚度为20nm~200nm。
7.如权利要求1所述的集成式GaN器件实时测温系统的制备方法,其特征在于:源极金属电极、漏极金属电极与AlGaN层形成欧姆接触。
8.一种由权利要求1-7任一方法制得的集成式GaN器件实时测温系统,其特征在于,包括源极金属电极、漏极金属电极、栅极金属电极、测量薄膜电阻率的子金属电极以及外延层结构,所述外延层结构包括:蓝宝石衬底,高阻GaN缓冲层,p型InGaN层,本征GaN层,本征AlGaN层和Al2O3层,所述测量薄膜电阻率的子金属电极与p型掺杂的InGaN层之间欧姆接触,实时测量InGaN层上方的GaN层工作温度;
所述栅极金属电极位于外延层结构水平方向的中部并与AlGaN层形成肖特基接触。
9.如权利要求8所述的一种集成式GaN器件实时测温系统,其特征在于,所述源极金属电极、漏极金属电极位于外延层结构水平方向的两端并与AlGaN层形成欧姆接触。
10.如权利要求8所述的一种集成式GaN器件实时测温系统,其特征在于,所述测量薄膜电阻率的子金属电极等数量非等间距的分布在外延层结构两侧,并与InGaN层形成良好的欧姆接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳第三代半导体研究院,未经深圳第三代半导体研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010023859.X/1.html,转载请声明来源钻瓜专利网。