[发明专利]半导体晶圆及半导体芯片

说明书

本发明涉及一种半导体晶圆及半导体芯片。根据实施方式，半导体晶圆具备多个芯片区域、切口区域及第1构造体。所述多个芯片区域分别具有集成电路。所述集成电路形成在半导体衬底上所设置的元件层。所述切口区域设置在所述芯片区域之间。所述第1构造体具有在所述切口区域的所述元件层内沿着厚度方向延伸的构造。

[相关申请案]

本申请案享有2019年8月30日提出申请的日本专利申请案2019-158032号的优先权的利益，该日本专利申请案的全部内容被引用在本申请案中。

技术领域

整体来说，本实施方式涉及一种半导体晶圆及半导体芯片。

背景技术

半导体芯片是通过在切割步骤中将设置有多个芯片区域的半导体晶圆的各个芯片区域分离出来而制成的。在芯片区域之间设置有切割时可牺牲的区域。芯片区域之间设置的该区域可称为切口区域。

以往就已知一种切割方法，其中使用刀片在切割道内形成划线，然后从该划线的反面施加外力，使衬底挠曲，或将其压弯，由此将半导体晶圆沿着划线割断。

发明内容

根据本实施方式，半导体晶圆具备多个芯片区域、切口区域及第1构造体。所述多个芯片区域分别具有集成电路。所述集成电路形成在半导体衬底上所设置的元件层。所述切口区域设置在所述芯片区域之间。所述第1构造体具有在所述切口区域的所述元件层内沿着厚度方向延伸的构造。

附图说明

图1是从正面侧观察第1实施方式的半导体晶圆的俯视图的一例。

图2是从半导体晶圆的正面观察第1实施方式的割断边界构造体的局部放大俯视图。

图3是沿着图2中的切断线III-III切断所得的剖视图。

图4(A)～(C)是用来说明第1实施方式的割断边界构造体的配置及形状的变化的示意图。

图5(A)～(C)是用来说明从第1实施方式的半导体晶圆分离出芯片区域的处理的示意图。

图6(A)～(C)是用来说明切割装置对第1实施方式的半导体晶圆施加应力的方法的例子的示意图。

图7(A)～(C)是用来说明通过割断而制成的第1实施方式的半导体芯片的侧面的状态的一例的示意图。

图8是第1实施方式的集成电路的立体示意图。

图9是第1实施方式的集成电路的俯视示意图。

图10是将图9的集成电路沿着切断线X-X切断所得的剖视示意图。

图11(A)～(D)是用来说明形成第1实施方式的割断边界构造体的步骤的一例的示意图。

图12(A)～(C)是用来说明形成第1实施方式的割断边界构造体的步骤的另一例的示意图。

图13(A)、(B)是用来说明在第1实施方式的割断边界构造体具有柱状形状的情况下，形成该割断边界构造体5的步骤的一例的示意图。

图14(A)～(C)是用来说明第1实施方式的各凹部的深度控制方法的变化的示意图。

图15是用来说明第2实施方式的割断边界构造体的构造的一例的图。

图16(A)～(E)是用来说明形成第2实施方式的割断边界构造体的步骤的一例的示意图。

图17(A)～(C)是用来说明通过割断而制成的第2实施方式的半导体芯片的侧面的状态的一例的示意图。

图18是用来说明第3实施方式的割断边界构造体的构造的一例的图。