[发明专利]一种获取虚拟多载波通信系统终端占用频点的方法及系统

权利要求书

1.一种获取虚拟多载波通信系统终端占用频点的方法，其特征在于，包括：

获取BBU单元建立的单个覆盖小区，所述BBU单元开启虚拟多载波接入，待分析终端接入所述BBU单元；

统计所述待分析终端接入所述单个覆盖小区的所有虚拟载波上行通道功率，并对所述所有虚拟载波上行通道功率按照大小进行排序，得到上行接入通道功率排序序列；

提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照预设时间间隔关闭所述上行接入通道；

待所述预设时间间隔结束，打开所述上行接入通道；

统计在所述预设时间间隔内，所述BBU单元正确解调所述待分析终端上行信号的次数，并将所述次数上报给管理系统；

所述管理系统根据所述次数判断所述待分析终端是否在所述上行接入通道上接入；

除去所述上行接入通道功率排序序列中功率最大的上行接入通道，对所述上行接入通道功率排序序列中其它上行接入通道进行统计，直到得到所述待分析终端在所述单个覆盖小区中全部的占用频点。

2.根据权利要求1所述的获取虚拟多载波通信系统终端占用频点的方法，其特征在于，所述提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照预设时间间隔关闭所述上行接入通道，具体包括：

按照所述预设时间间隔，触发FPGA关闭所述上行接入通道功率排序序列中排序为一的上行接入通道；

在所述预设时间间隔内，FPGA将开关信号及基带信号发送至CPU的基带解码部分。

3.根据权利要求1所述的获取虚拟多载波通信系统终端占用频点的方法，其特征在于，所述待所述预设时间间隔结束，打开所述上行接入通道，具体包括：

待所述预设时间间隔结束后，FPGA打开关闭的所述上行接入通道，使所述待分析终端保持接入。

4.根据权利要求2所述的获取虚拟多载波通信系统终端占用频点的方法，其特征在于，所述统计在所述预设时间间隔内，所述BBU单元正确解调所述待分析终端上行信号的次数，并将所述次数上报给管理系统，具体包括：

在所述预设时间间隔内，由所述基带解码部分统计所述待分析终端与所述基带解码部分之间相关的CRC正确次数，并上报给CPU的操作维护管理部分。

5.根据权利要求4所述的获取虚拟多载波通信系统终端占用频点的方法，其特征在于，所述管理系统根据所述次数判断所述待分析终端是否在所述上行接入通道上接入，具体包括：

若判断获知所述CRC正确次数为0，则所述待分析终端在所述上行接入通道上接入，占用频点数增加1，否则，所述待分析终端未接入所述上行接入通道，所述占用频点数不增加。

6.一种获取虚拟多载波通信系统终端占用频点的系统，其特征在于，包括：

获取模块，用于获取BBU单元建立的单个覆盖小区，所述BBU单元开启虚拟多载波接入，待分析终端接入所述BBU单元；

统计模块，用于统计所述待分析终端接入所述单个覆盖小区的所有虚拟载波上行通道功率，并对所述所有虚拟载波上行通道功率按照大小进行排序，得到上行接入通道功率排序序列；

关闭模块，用于提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照预设时间间隔关闭所述上行接入通道；

打开模块，用于待所述预设时间间隔结束，打开所述上行接入通道；

验证模块，用于统计在所述预设时间间隔内，所述BBU单元正确解调所述待分析终端上行信号的次数，并将所述次数上报给管理系统；

判断模块，用于所述管理系统根据所述次数判断所述待分析终端是否在所述上行接入通道上接入；

重复模块，用于除去所述上行接入通道功率排序序列中功率最大的上行接入通道，对所述上行接入通道功率排序序列中其它上行接入通道进行统计，直到得到所述待分析终端在所述单个覆盖小区中全部的占用频点。

7.根据权利要求6所述的获取虚拟多载波通信系统终端占用频点的系统，其特征在于，所述关闭模块具体用于按照所述预设时间间隔，触发FPGA关闭所述上行接入通道功率排序序列中排序为一的上行接入通道；在所述预设时间间隔内，FPGA将开关信号及基带信号发送至CPU的基带解码部分。