[发明专利]合并指令处理方法、装置、电子设备和存储介质

权利要求书

1.一种合并指令处理装置，其特征在于，所述装置包括：

指令解析电路，用于对获取到的合并指令进行解析，得到所述合并指令的操作码和操作域；

数据获取电路，用于基于所述操作码和所述操作域获取进行合并处理所需的第一数据、第二数据，并将所述第一数据和/或所述第二数据发送至存储电路；

存储电路，用于缓存接收到的所述第一数据和/或所述第二数据；

参数确定电路，用于确定进行合并处理所需的合并参数；

处理电路，用于从所述存储电路中读取缓存的所述第一数据和/或所述第二数据，根据所述合并参数利用运算器对所述第一数据和所述第二数据进行合并处理得到合并后数据，并存储所述合并后数据，

其中，所述合并指令包括异维合并指令和同维合并指令中的至少一种，

在所述合并指令为异维合并指令时，所述第一数据的维度数小于所述第二数据的维度数，所述第一数据为向量、所述第二数据为矩阵；或者，所述第一数据为向量、所述第二数据为阶数至少为3的张量；或者，所述第一数据为矩阵、所述第二数据为阶数至少为3的张量，

在所述合并指令为同维合并指令时，所述第一数据的维度数等于所述第二数据的维度数，所述第一数据和所述第二数据为向量；或者，所述第一数据和所述第二数据为矩阵；或者，所述第一数据和所述第二数据为张量，

所述操作码用于指示所述合并指令对数据所进行的处理为合并处理，所述操作域包括第一数据地址、第二数据地址，

其中，所述处理电路包括主处理子电路和多个从处理子电路，所述装置利用所述主处理子电路和所述多个从处理子电路实现数据合并的方式包括以下任意一种：

所述指令解析电路，还用于解析所述合并指令得到多个运算指令，并将所述多个运算指令发送至所述主处理子电路，所述数据获取电路还用于将所述第一数据和所述第二数据发送至主处理子电路，所述参数确定电路还用于将所述合并参数发送至所述主处理子电路；所述主处理子电路，用于对所述第一数据和所述第二数据进行前续处理，以及与所述多个从处理子电路之间进行数据和/或运算指令的传输；所述从处理子电路，用于根据运算指令、对应的数据和合并参数进行合并处理，得到中间合并结果，并将所述中间合并结果发送至所述主处理子电路；所述主处理子电路，还用于对接收到的多个中间结果执行后续处理，得到合并后数据，并存储所述合并后数据；

或者

所述主处理子电路，用于根据所述合并参数，对所述第一数据和所述第二数据进行合并处理，得到合并后数据，并存储所述合并后数据；

或者

所述指令解析电路，还用于解析所述合并指令得到多个运算指令，并将所述多个运算指令发送至所述主处理子电路，所述参数确定电路还用于将所述合并参数发送至所述主处理子电路；所述主处理子电路，用于为所述多个从处理子电路分配对应的运算指令，并将分配的运算指令、对应的合并参数、所述第一数据和所述第二数据中的至多一个发送至从处理子电路；所述从处理子电路，用于接收来自所述主处理子电路的分配的运算指令、对应的合并参数、所述第一数据和所述第二数据中的至多一个，根据分配的运算指令、对应的合并参数对所述第一数据和所述第二数据进行合并处理得到中间合并结果，并将所述中间合并结果发送至所述主处理子电路；所述主处理子电路，还用于对接收到的多个中间合并结果执行后续处理，得到合并后数据，并存储所述合并后数据。

2.根据权利要求1所述的装置，其特征在于，在所述合并指令为异维合并指令时，

所述合并参数包括合并处理类型、对应所述合并处理类型的类型参数、合并值确定规则和数据参数中的至少一种，

所述合并处理类型包括以下至少一项：指定维度方向合并、按维度方向循环合并，所述类型参数包括以下至少一项：起始合并位置、指定维度、指定维度中的指定区域、循环次数，

所述合并值确定规则包括以下任一项：将当前位置所对应的第一数据的值确定为合并值、将当前位置所对应的第二数据的值确定为合并值、将指定位置所对应的第一数据的值与第二数据的值进行算术运算和/或逻辑运算得到的值确定为合并值，所述指定位置包括所述第二数据中需要进行合并处理的所有位置中任意一个或多个位置，

所述数据参数包括以下至少一项：所述第一数据的维度数量以及对应维度的长度，所述第二数据的维度数量以及对应维度的初始长度，所述合并后数据的维度数量和对应维度的合并后长度。