[发明专利]一种零温度系数偏置点的基准电压源

权利要求书

1.一种零温度系数偏置点的基准电压源，包括电流源产生电路(1)、运算放大器电路(2)，其特征在于，还包括基准产生电路(3)；所述的电流源产生电路(1)的输出端与运算放大器电路(2)的电流偏置输入端连接，运算放大器电路(2)的电流偏置输入端与电流源产生电路(1)的输出端连接；运算放大器(2)的差分输入端的正相端接地，负相端接基准产生电路(3)的输出端，运算放大器电路(2)的输出端与基准产生电路(3)的输入端连；基准产生电路(3)的输入端与运算放大器电路(2)的输出端连接，基准产生电路(3)的输出端与运算放大器(2)的差分输入的负相端连接。

2.根据权利要求1所述的一种零温度系数偏置点的基准电压源，其特征在于：所述的电流源产生电路(1)中的第一个PMOS管(4)和第二个PMOS管(5)的源极分别与公共电源VDD连接；第一个PMOS管(4)的漏极分别与第一个NMOS管(6)的漏极和栅极、第二个NMOS管(7)的栅极连接；第一个PMOS管(4)的栅极分别与第二个PMOS管(5)的栅极和漏极、运算放大器电路(2)中的第一个PMOS管(8)栅极、运算放大器电路(2)中的第二个PMOS管(13)的栅极、第二个NMOS管(7)漏极连接；第二个PMOS管(5)的漏极分别与第一个PMOS管(4)的栅极、第二个PMOS管的栅极、第二个NMOS管(7)的漏极连接；第一个NMOS管(6)的栅极分别与第一个PMOS管(4)的漏极、第一个NMOS管(6)的栅极、第二个NMOS管(7)的栅极连接；第二个NMOS管(7)的漏极分别与第二个PMOS管(5)的栅极与漏极、运算放大器电路(2)中的第一个PMOS管(8)栅极、运算放大器电路(2)中的第二个PMOS管(13)的栅极、第一个PMOS管(4)的栅极连接；第二个NMOS管(7)的栅极分别与第一个NMOS管(6)的栅极和漏极、第一个PMOS管(4)的漏极连接；第二个NMOS管(7)的源极与电阻R1的一端连接；电阻的另一端与第一个NMOS管(6)的源极和公共地GND连接。

3.根据权利要求1所述的一种零温度系数偏置点的基准电压源，其特征在于：所述的运算放大器电路(2)中第一个PMOS管(8)的源极与第二个PMOS管(13)的源极分别与公共电源VDD连接；第一个PMOS管(8)的栅极分别与电流源产生电路(1)的第一个PMOS管(4)的栅极、电流源产生电路(1)第二个PMOS管(5)的栅极和漏极、第二个PMOS管的栅极连接；第一个PMOS管(8)漏极分别与第三个PMOS管(9)的源极、第四个PMOS管的(10)的源极连接；第三个PMOS管(9)的栅极与公共地GND连接；第三个PMOS管(9)的漏极分别与第一个NMOS管(11)漏极、第三个NMOS管(14)、电容C的一端连接；第三个PMOS管(9)源极分别与第一个PMOS管(8)的漏极、第四个PMOS管(15)的漏极连接；第四个PMOS管(10)的栅极分别与基准产生电路(3)的第一个NMOS管(15)的漏极和栅极、基准产生电路(3)的电阻R2的一端连接；第四个PMOS管(15)的漏极分别与第一个NMOS管(11)的栅极、第二个NMOS管(NM4)的栅极和漏极连接；第一个NMOS管(11)的漏极分别与第三个PMOS管(9)的漏极、第三个NMOS管(14)的栅极、电容C的一端连接；第一个NMOS管(11)的栅极分别与第二个NMOS管(12)的栅极和漏极、第四个PMOS管(10)的漏极连接；第二个NMOS管(12)的栅极分别与第一个NMOS管(11)的栅极、第二个NMOS管(12)的漏极、第四个PMOS管(10)的漏极连接；第二个NMOS管(12)的源极与第一个NMOS管(11)的源极分别与公共地GND连接；第二个PMOS管(13)的栅极分别与第一个PMOS管(8)的栅极、电流源产生电路(1)的第一个PMOS管(4)的栅极、电流源产生电路(1)第二个PMOS管(5)的栅极和漏极连接；第二个PMOS管(13)的漏极分别与第三个NMOS管(14)的漏极、电容C的另一端、基准产生电路(3)的电阻R2的一端连接；第四个NMOS管(14)的栅极分别与第一个NMOS管(11)的漏极、第三个PMOS管(9)的漏极、电容C的一端连接；第四个NMOS管(14)的漏极分别与第二个PMOS管(13)的漏极、电容C的另一端、基准产生电路(3)的电阻R2的一端连接、第四个NMOS管(14)的源极与公共地GND连接；电容C的一端分别连接第三PMOS管(9)的漏极、第一NMOS管(11)的漏极、第三NMOS管(14)的栅极连接；电容C的另一端分别连接第二PMOS管的漏极、第三NMOS管的漏极、基准产生模块(3)中电阻R2的一端连接。

4.根据权利要求1所述的一种零温度系数偏置点的基准电压源，其特征在于：所述的基准产生电路(3)中第一个NMOS管(15)的漏极分别与电阻R2的另一端、第一个NMOS管(15)栅极、运算放大器电路(2)中第四个PMOS管(10)的栅极连接；第一个NMOS管(15)的源极与公共地GND连接；电阻R2的一端与运算放大器电路(2)中的第二个PMOS管(13)的漏极、运算放大器电路(2)中的第三个NMOS管(14)的漏极、运算放大器电路(2)中的电容C的一端连接。