[发明专利]信号处理设备

权利要求书

1.一种信号处理设备，包括：

信号采样模块，所述信号采样模块包括：

被配置成接收包括多频段频谱的输入信号的信号输入单元，

被配置成沿多个支路分配所述输入信号的信号分配器，和

多个模数转换器，其中，每个所述支路包括各自的所述模数转换器以对所述输入信号进行采样；以及

时钟分配模块，所述时钟分配模块被配置成为每个所述支路生成多个唯一且随机的延迟，以使得在每个所述支路中的所述输入信号被每个相应的所述模数转换器进行采样时的延时是彼此偏差的；

其中，所述多个唯一且随机的延迟是基于存储在所述时钟分配模块中的延迟值生成的。

2.根据权利要求1所述的信号处理设备，所述设备还包括延迟值生成单元，所述延迟值生成单元被配置成生成所述延迟值和更新所述时钟分配模块中存储的所述延迟值。

3.根据权利要求1或2所述的信号处理设备，其中，所述多个唯一且随机的延迟是多个相位偏差时钟信号；

其中，每个所述模数转换器包括时钟参考信号输入，所述时钟参考信号输入被布置成从所述时钟分配模块接收相应的所述相位偏差时钟信号。

4.根据权利要求3所述的信号处理设备，其中，所述时钟分配模块包括：

参考时钟信号；和

延迟锁定环路，所述延迟锁定环路包括多个相同延迟门，其中，根据所述存储的延迟值，选择多个相同延迟级的子集作为所述多个相位偏差时钟信号。

5.根据权利要求3所述的信号处理设备，其中，所述时钟分配模块包括时钟分配单元，所述时钟分配单元包括：

时钟信号输入；

扇出缓冲器，所述扇出缓冲器被配置成将所述时钟信号输入分成多个路径；

多个计数分配器，每个所述路径包括相应的所述计数分配器，其中，每个所述计数分配器具有计数器值和初始计数值。

6.根据权利要求5所述的信号处理设备，其中，所述时钟分配单元包括锁相环，所述锁相环具有预分配器和环路内分配器，所述锁相环连接在所述时钟信号输入和所述扇出缓冲器之间。

7.根据权利要求5或6所述的信号处理设备，其中，所述多个计数分配器中的每一个具有同步复位，所述同步复位被配置成与所述多个计数分配器同步。

8.根据权利要求5到7中任意一项所述的信号处理设备，其中，所述时钟信号输入包括参考源选择复用器，所述参考源选择复用器被配置成在本地参考振荡器与外部时钟信号输入之间进行选择以得到所述时钟分配单元时钟信号。

9.根据权利要求5到8中任意一项所述的信号处理设备，其中，所述多个计数分配器中的每个的所述初始计数值是基于所述存储的延迟值确定的。

10.根据权利要求8所述的信号处理设备，其中，所述时钟分配模块包括主时钟分配单元和多个从时钟分配单元；

其中，所述主时钟分配单元的所述参考源选择复用器被配置成选择所述本地参考振荡器作为所述主时钟分配单元的所述时钟信号输入，并且每个所述从时钟分配单元的所述参考源选择复用器被配置成选择所述外部时钟信号输入作为所述从时钟分配单元的所述时钟信号输入；

其中，所述主时钟分配单元的输出连接到所述多个从时钟分配单元中的每个的所述时钟信号输入；

其中，每个所述从时钟分配单元的输出对应于所述时钟分配模块的输出；

其中，所述主时钟分配单元的所述计数分配器的所述初始计数值被设置为相同的值，并且每个所述从时钟分配单元的每个所述计数分配器的所述初始计数值是基于所述存储的延迟值确定的。

11.根据权利要求5到10中任意一项所述的信号处理设备，其中，所述扇出缓冲器与沿每个所述路径的所述时钟分配单元的每个所述输出之间的传输线是长度匹配的。

12.根据权利要求1到11中任意一项所述的信号处理设备，其中，所述信号分配器与每个所述支路中的每个所述模数转换器之间的传输线是长度匹配的。