[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，其特征在于，包括：

在具有单元区域和外围区域的基板上形成层堆叠，所述层堆叠的上部包括第一伪置层；

对所述层堆叠进行图案化以在所述单元区域上方形成第一堆叠特征，在外围区域上方形成第二堆叠特征，其中所述第一堆叠特征比所述第二堆叠特征窄；

形成覆盖所述第一堆叠特征的侧壁表面的第一间隔部件，以及形成覆盖所述第二堆叠特征的侧壁表面的第二间隔部件；

去除所述第一堆叠特征和所述第二堆叠特征的第一伪置层，以在所述第一间隔部件之间限定第一凹槽、以及在所述第二间隔部件之间限定第二凹槽，其中，所述第一凹槽比所述第二凹槽窄；

在所述第一凹槽和所述第二凹槽中沉积缓冲衬层；

在所述第一凹槽和所述第二凹槽中分别在缓冲衬层上形成第二伪置层，所述第二伪置层的顶表面的高度低于所述第一间隔部件和所述第二间隔部件的高度，其中所述第二伪置层相对于所述缓冲衬层具有蚀刻选择性；

在相应的所述第一凹槽和所述第二凹槽中使所述缓冲衬层凹陷，使得相应所述第一凹槽和所述第二凹槽中被蚀刻的缓冲衬层与第二伪置层的高度基本相等；

去除第二伪置层，以暴露出各个所述第一凹槽和所述第二凹槽中被凹陷的缓冲衬层；

在各个所述第一凹槽和所述第二凹槽中选择性地沉积金属材料，以在所述第一间隔部件之间形成位线导体，并在所述第二间隔部件之间形成导电衬层；和

在所述第二凹槽中的导电衬层上沉积栅极导体。

2.如权利要求1所述的制造方法，其特征在于，

其中，所述位线导体包括钌或钴。

3.如权利要求2所述的制造方法，其特征在于，

其中，所述位线导体的厚度为15-70nm。

4.如权利要求3所述的制造方法，其特征在于，

其中，所述位线导体的横截面的面积为75-1750nm²。

5.如权利要求1所述的制造方法，其特征在于，

其中，所述位线导体的顶表面与所述导电衬层的顶表面基本处于同一水平。

6.如权利要求2所述的制造方法，其特征在于，

其中，所述位线导体包括与导电衬层相同的材料。

7.如权利要求1所述的制造方法，其特征在于，

其中，所述位线导体的顶表面的高度高于所述缓冲衬层的顶部边缘。