[发明专利]一种8位RISC-CPU系统

权利要求书

1.一种8位RISC-CPU系统，其特征在于，包括：

指令寄存器，所述指令寄存器用于寄存程序指令；

指令译码器，所述指令译码器用于翻译程序指令；

数据存储器寻址单元；所述数据存储器寻址单元根据指令寄存器内的程序指令选择寻址方式以及目标地址；

程序计数器，所述程序计数器用于提供下一条指令的地址，并根据指令寄存器内寄存的当前程序指令控制程序顺序执行或跳转；

累加器；所述累加器用于传输数据或存放运算结果；

算术逻辑运算单元，所述算术逻辑运算单元用于根据指令译码器翻译的指令选择数据存储器寻址单元指向地址所存储的数据，或者累加器内的数据，或者指令寄存器内的程序指令包含的立即数作为输入数据，进行算术或逻辑运算，并输出运算结果；

中断处理单元，所述中断处理单元用于处理中断事务；

堆栈处理单元，所述堆栈处理单元用于处理程序跳转时的压栈、出栈操作；

所述指令寄存器接收程序指令后传输至指令译码器以及算术逻辑运算单元；其中，所述指令译码器将程序指令翻译后传输至程序计数器；

所述数据存储器寻址单元将数据传输至累加器和算术逻辑运算单元；

所述数据存储器寻址单元包括4种寻址方式，其中, 寻址方式包括1种直接寻址以及3种间接寻址，所述间接寻包括间接寻址0、间接寻址1和间接寻址2，其中，目标地址存在在寄存器中，所述寄存器包括有寄存器BSR0、寄存器BSR1、寄存器FSR0和寄存器FSR1；

所述直接寻址由寄存器BSR0[n-1:1]和指令寄存器内的程序指令包含的地址数据INST[8:0]组成n+8位地址{BSR0[n-1:1],INST[8:0]},n小于8；所述间接寻址0由寄存器BSR0[n-1:0]和FSR0[7:0]组成n+8位地址{BSR0[n-1:0],FSR0[7:0]},其中n小于8；所述间接寻址1由寄存器BSR1[n-1:0]和FSR1[7:0]组成n+8位地址{BSR1[n-1:0],FSR1[7:0]},其中n小于8；所述间接寻址2由寄存器FSR1[n-1:0]和FSR0[7:0]组成n+8位地址{FSR1[n-1:0],FSR0[7:0]},其中n小于8；所述间接寻址还包括3个间接寻址操作寄存器INDF0、INDF1、INDF2，分别对应间接寻址0、间接寻址1、间接寻址2。