[发明专利]一种抗EMI超结器件

说明书

本发明涉及一种抗EMI超结器件，属于功率半导体器件技术领域。本发明提出的一种抗EMI超结器件，通过在漂移区内引入高K介质材料柱，从而与纵向相邻的半导体衬底、多晶硅调控栅形成MIS电容，并使多晶硅调控栅与外部电压调控模块相连，在不影响器件耐压的前提下，通过调节多晶硅调控栅上的电位，就可以改变不同漏压下密勒电容Cgd的大小，使Cgd曲线尽可能在低漏压下减小，高漏压下增大，从而实现开关损耗和开关EMI噪声的双向优化。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种抗EMI超结器件。

背景技术

功率超结VDMOS结构利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。

电容特性对于功率超结器件的开启和关断过程至关重要。其中，栅漏电容Cgd的大小会影响到器件的开关速度以及EMI(Electromagnetic Interference)特性。超结器件的Cgd值越小，则开关曲线的密勒平台越短，开关速度越快，开关损耗越小，但同时漏极电压和电流的振荡显著增加，形成了开关损耗和EMI噪声难以调节的矛盾。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种抗EMI超结器件。

为解决上述技术问题，本发明实施例提供一种抗EMI超结器件，包括金属化漏极、位于金属化漏极之上的重掺杂第一导电类型半导体衬底、位于第一导电类型半导体衬底之上的轻掺杂第一导电类型半导体柱；位于第一导电类型半导体衬底之上且位于所述第一导电类型半导体柱两侧的第二导电类型半导体柱，位于第一导电类型半导体柱中的高K介质材料柱；

所述第二导电类型半导体柱的顶部及所述第一导电类型半导体柱的部分顶部具有第二导电类型半导体体区；所述第二导电类型半导体体区中具有相互接触的第二导电类型半导体重掺杂接触区和第一导电类型半导体源区；

位于所述第二导电类型半导体体区和高K介质材料柱之间，且位于所述第一导电类型半导体柱的顶部的第一导电类型轻掺杂JFET区，所述第一导电类型半导体源区与第一导电类型轻掺杂JFET区之间的第二导电类型半导体体区为沟道区；

位于所述第一导电类型半导体源区的第一部分、所述沟道区和部分第一导电类型半导体JFET区之上的平面栅结构，所述平面栅结构包括栅氧层及其上的多晶硅栅电极；所述高K介质材料柱的上表面具有多晶硅调控栅；

包围所述平面栅结构和多晶硅调控栅的介质层，实现平面栅结构、多晶硅调控栅和金属化源极的电气隔离；所述第二导电类型半导体重掺杂接触区的上表面和第一导电类型半导体源区的第二部分上表面与金属化源极直接接触；

多晶硅调控栅、高K介质材料柱及与高K介质材料柱纵向相邻的第一导电类型半导体衬底形成MIS电容；多晶硅调控栅与外部电压调控模块相连，所述电压调控模块用于改变多晶硅调控栅的电位，当漏极电位低于预设电压时，电压调控模块使得多晶硅调控栅的电位与漏极电位相同；当漏极电位高于预设电压时，电压调控模块使得多晶硅调控栅的电位与多晶硅栅电位相同；所述多晶硅调控栅的宽度小于所述高K介质材料柱的宽度。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述第一导电类型半导体柱的掺杂浓度大于所述第二导电类型半导体柱的掺杂浓度。

进一步的，所述第一导电类型半导体为n型半导体，所述第二导电类型半导体为p型半导体。

进一步的，所述第一导电类型半导体为p型半导体，所述第二导电类型半导体为n型半导体。