[发明专利]一种用于两步单斜式模数转换器的细量化斜坡发生器有效
申请号: | 202010047680.8 | 申请日: | 2020-01-16 |
公开(公告)号: | CN111224667B | 公开(公告)日: | 2022-03-15 |
发明(设计)人: | 李靖;廖勇;张启辉;肖航;宁宁;于奇 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 闫树平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 单斜 式模数 转换器 量化 斜坡 发生器 | ||
1.一种两步单斜式模数转换器的细量化斜坡发生器,其特征在于:包括顶部钳位运放模块201,底部钳位运放模块202,电阻阵列和开关阵列电路模块203,数字逻辑控制模块204,输出缓冲器模块205,NNMOS管MN2和PMOS管MP2;
顶部钳位运放模块201的输出端接NNMOS管MN2的栅极,正输入端外接固定高电位VFT,负输入端接电阻阵列和开关阵列电路模块203中顶部电阻阵列和开关阵列Res_Array_Top的IN1端,电流镜端NB1接到NNMOS管MN2的源极;顶部钳位运放模块201将电阻阵列和开关阵列电路模块203中Res_Array_Top的IN1端钳位到VFT电位,并通过电流镜支路NB1给MN2的源端注入电流ib1;
底部钳位运放模块202的输出端接PMOS管MP2的栅极,正输入端外接固定低电平VFB,负输入端接电阻阵列和开关阵列电路模块203中底部电阻阵列和开关阵列Res_Array_Bottom的IN2端,电流镜端NB2接到PMOS管MP2的源极;底部钳位运放模块202将电阻阵列和开关阵列电路模块203中Res_Array_Bottom的IN2端钳位到VFB电位,并通过电流镜支路NB2给MP2的源端注入电流ib2;
电阻阵列和开关阵列电路模块203由Res_Array_Top和Res_Array_Bottom两个电阻串和开关阵列组成,其中每个电阻串由2N个单位电阻Res_unite串联组成,两个电阻串之间串联;两个开关阵列分别由2N+1个开关组成,每个单位电阻的端口均与一个开关一一对应相接,开关另一端接到IN1或者IN2端;开关阵列用于控制接入到顶部钳位运放模块201和底部钳位运放模块202之间的单位电阻数目;Res_Array_Top和Res_Array_Bottom的IN1端和IN2端分别接到顶部钳位运放和底部钳位运放的负输入端,分别将IN1端和IN2端钳位到VFT和VFB;同时开关每次切换过程中,分别保证Res_Array_Top的IN1端与Res_Array_Bottom的IN2端之间的电阻值始终维持单位电阻数目相同,使流过电阻串的电流为恒定值,产生固定的电压Step值;
数字逻辑控制模块204的输出端DCTL1:2N+1接电阻阵列和开关阵列电路模块203中开关阵列的控制信号端S1:2N+1;数字逻辑控制模块204采用格雷码译码器来转换逻辑控制电路,利用时钟信号CLK_IN分频产生依次高电平的DCTL1:2N+1的逻辑电平控制开关阵列S1:2N+1的N+1个开关依次开启,从而控制接入到顶部钳位运放模块201和底部钳位运放模块202之间的电阻值,在开关切换的过程中,保证Res_Array_Top的IN1端与Res_Array_Bottom的IN2端之间的单位电阻数目始终相同,从而能够保证每次开关切换过程中,流过斜坡发生器的电阻阵列和开关阵列电路模块203的电流始终为固定值;
输出缓冲器模块205正输入端外接固定低电平VFB,VFB通过R1接到输出缓冲器模块205运放A的正输入端;输出缓冲器模块205负输入端接PMOS管MP2的源极,MP2的源极电压作为输出缓冲器模块205的输入信号,并通过电阻R2接到输出缓冲器模块205运放A的负输入端;运放A的输出端VOUT通过R3电阻将VOUT反馈到输出缓冲器模块205运放A的负输入端,此时VFB作为输出缓冲器模块205的共模电平,以实现输出缓冲器模块205的共模固定不变;
R1和R2为输出缓冲器模块205的输入电阻,R2的电阻值远大于输出缓冲器模块205输入信号的内阻,且R1的电阻值和R2相同,以提高输出缓冲器模块205输入端电阻的匹配度;R3为输出缓冲器模块205的反馈电阻,R3的电阻值大小根据输出缓冲器模块205的放大倍数,以及输出缓冲器模块205运放A的输出幅度、输出电流来确定;
PMOS管MP2的漏极接低电平地GND,栅极接底部钳位运放模块202的输出端,源极接V_DAC,并于输出缓冲器模块205的负输入端相接,衬底接固定低电平VFB;PMOS管MP2的源极通过单位电阻Res_Unite_4与电阻阵列和开关阵列电路模块203的电阻串Res_Array_Bottom连接,以保证此时PMOS管的衬底电压始终高于PMOS管MP2的源极电压,从而能保证PMOS管MP2的衬底电压始终高于PMOS管MP2的栅极电压、源极电压和漏极电压;
NNMOS管MN2的漏极接电源电平VDD,栅极接顶部钳位运放模块201的输出端,源极接到NBI端,并与单位电阻Res_Unite_3的一端相接,衬底接低电平GND;NNMOS管MN2的源极通过单位电阻Res_Unite_3与电阻阵列和开关阵列电路模块203的电阻串Res_Array_Top连接,与单位电阻Res_Unite_4匹配;
所述输出缓冲器模块205包括运放A、电阻R1、电阻R2和电阻R3;通过细调运放A的电容C和电阻R实现零极点相消。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010047680.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种防凝露环网柜
- 下一篇:燃料电池系统及其低温吹扫方法