[发明专利]一种三维存储器以及三维存储器的制备方法

说明书

本发明实施例公开了一种三维存储器以及三维存储器的制备方法；其中，所述三维存储器包括：半导体结构，所述半导体结构至少包括栅极堆叠层以及穿过所述栅极堆叠层的NAND串，所述NAND串包括沟道层；位于所述半导体结构上的第一钝化层，所述第一钝化层为所述沟道层提供钝化元素。

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维存储器以及三维存储器的制备方法。

背景技术

存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3D)存储器应运而生。

在三维存储器的制造工艺中，如何减少沟道层中的缺陷、改善器件的性能，是本领域技术人员致力解决的一项重要技术问题；尤其是随着对高存储密度的需求增加，三维存储器的叠层层数越来越多，这一问题愈发明显。

发明内容

有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维存储器以及三维存储器的制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种三维存储器，包括：

半导体结构，所述半导体结构至少包括栅极堆叠层以及穿过所述栅极堆叠层的NAND串，所述NAND串包括沟道层；

位于所述半导体结构上的第一钝化层，所述第一钝化层为所述沟道层提供钝化元素。

上述方案中，所述第一钝化层为SiCN层。

上述方案中，所述第一钝化层利用三甲基硅烷生成。

上述方案中，所述钝化元素包括氢和/或重氢。

上述方案中，还包括：

位于所述第一钝化层上的第二钝化层，所述第二钝化层包括SiN层。

上述方案中，所述第二钝化层的厚度范围为大于等于300nm。

上述方案中，所述第一钝化层的厚度范围为300nm-700nm。

上述方案中，所述半导体结构的表层形成有互连结构，所述互连结构与所述NAND串电连接；

所述第一钝化层位于所述互连结构上。

上述方案中，所述沟道层为多晶硅层。

本发明实施例还提供了一种三维存储器的制备方法，所述方法包括：

提供半导体结构，所述半导体结构至少包括栅极堆叠层以及穿过所述栅极堆叠层的NAND串，所述NAND串包括沟道层；

在所述半导体结构上形成第一钝化层，所述第一钝化层为所述沟道层提供钝化元素。

上述方案中，所述第一钝化层为SiCN层。

上述方案中，所述形成第一钝化层，包括：利用三甲基硅烷作为反应物之一生成含有钝化元素的所述SiCN层。

上述方案中，所述方法还包括：

执行退火工艺，以使所述第一钝化层内的所述钝化元素扩散至所述沟道层。

上述方案中，所述钝化元素包括氢和/或重氢。

上述方案中，所述方法还包括：

在所述第一钝化层上形成第二钝化层，所述第二钝化层包括SiN层。

上述方案中，所述第二钝化层的厚度范围为大于等于300nm。