[发明专利]制造具有掩埋栅电极的半导体器件的方法

说明书

公开了一种制造具有掩埋栅电极的半导体器件的方法，包括：在具有由器件隔离膜限定的多个有源区的衬底中形成多个栅极沟槽，多个栅极沟槽与多个有源区交叉并沿第一水平方向彼此平行地延伸；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和器件隔离膜两者的暴露表面上形成第二栅极绝缘层；以及通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层，并形成多个掩埋栅电极。

相关申请的交叉引用

本申请要求于2019年1月25日在韩国知识产权局提交的韩国专利申请No.10-2019-0010063的权益，该申请的公开内容通过引用全部并入本文。

技术领域

本发明构思涉及一种制造半导体器件的方法，更具体地，涉及一种制造具有掩埋栅电极的半导体器件的方法。

背景技术

随着电子工业的快速发展和用户的需求，电子设备越来越小，越来越轻。因此，由于需要在电子设备中使用的高度集成的半导体器件，所以减少了半导体器件的部件的设计规则。为了制造高度缩放的半导体器件，已经引入了埋在半导体衬底中的掩埋栅电极作为栅电极。

发明内容

本发明构思提供了一种半导体器件、和一种制造具有掩埋栅极且表现出提高的可靠性和性能的半导体器件的方法。

根据本发明构思的一方面，提供了一种制造半导体器件的方法，该方法包括：在衬底中形成多个栅极沟槽，衬底具有由器件隔离膜限定的多个有源区，多个栅极沟槽与多个有源区交叉并且在第一水平方向上延伸以彼此平行；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和所述器件隔离膜两者的暴露表面上形成第二栅极绝缘层，第二栅极绝缘层的厚度小于第一栅极绝缘层的厚度；通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层；以及形成多个掩埋栅电极，其中，多个栅极绝缘层分别覆盖多个栅极沟槽的下部的侧表面和底表面，并且其中，多个掩埋栅电极分别布置在多个栅极绝缘层上，以填充多个栅极沟槽的下部。

根据本发明构思的另一方面，提供了一种制造半导体器件的方法，该方法包括：在衬底中形成多个栅极沟槽，衬底具有由器件隔离膜限定的多个有源区，多个栅极沟槽与多个有源区交叉并且在第一水平方向上延伸以彼此平行；通过第一氧化工艺在衬底的暴露表面上形成第一栅极绝缘层；通过第二氧化工艺形成第二栅极绝缘层，第二栅极绝缘层共形地覆盖第一栅极绝缘层和器件隔离膜；以及形成多个掩埋栅电极以分别填充多个栅极沟槽的下部，其中，第一氧化工艺包括在O₂+H₂气体中进行的原位蒸汽产生(ISSG)氧化工艺，并且第二氧化工艺包括沉积工艺。

根据本发明构思的又一方面，提供了一种制造半导体器件的方法，该方法包括：在衬底中形成多个栅极沟槽，衬底具有由器件隔离膜限定的多个有源区，多个栅极沟槽与多个有源区交叉并且在第一水平方向上延伸以彼此平行；形成多个栅极绝缘层，每个栅极绝缘层包括第一栅极绝缘层的一部分以及第二栅极绝缘层的一部分，第一栅极绝缘层选择性地形成在衬底的暴露表面上，并且第二栅极绝缘层形成在第一栅极绝缘层和器件隔离膜两者的暴露表面上并且具有比第一栅极绝缘层的厚度小的厚度；以及形成多个掩埋栅电极，多个掩埋栅电极在第一水平方向上彼此平行地延伸，并且分别填充其间具有所述多个栅极绝缘层的所述多个栅极沟槽的下部，其中，多个掩埋栅电极中的每一个的一部分在与第一方向交叉的第二方向上具有最大宽度，所述一部分的两个相对侧布置有器件隔离膜；以及多个掩埋栅电极中的每一个的一部分在第二方向上具有最小宽度，所述一部分的两个相对侧上分别布置有多个栅极沟槽所交叉的多个有源区中的每一个有源区的截面。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：

图1、图2、图3A至图3D、图4、图5A至图5C、图6、图7A至图7C、图8、图9A至图9C、图10、图11A至图11C和图12A至图12B分别是示出根据示例实施例的制造半导体器件的方法的顺序工艺的图；