[发明专利]一种微架构

权利要求书

1.一种微架构，其特征在于，包括：

处理器，以投机执行方式执行访存指令；

与该处理器对应设置的高速缓存，采用组相联模式，包括多个组，每个组包含多个缓存行，以及与该缓存行一一对应的标记项，该标记项包括第一标记项和第二标记项，该第一标记项用于保存该缓存行的缓存内容的原有的属性参数，该属性参数包括该缓存行的地址标记、脏数据标记和有效性标记；该第二标记项用于保存该缓存内容的瞬时/持续状态标记；

其中，当缓存行的缓存数据为处理器以投机指令装载的数据，且该投机指令处于未提交状态时，将该缓存数据标记为瞬时性数据，将该缓存行标记为瞬时单元；当缓存行的缓存数据为处理器以非投机指令或已提交投机指令装载的数据时，将该缓存数据标记为持续性数据，将该缓存行标记为持续单元。

2.如权利要求1所述的微架构，其特征在于，该高速缓存还包括：瞬时/持续单元数量上限记录模块，用于分别记录该高速缓存每组中瞬时单元的数量上限N_transient和持续单元的数量上限N_persistent，其中N_persistent+N_transient＝N_{associativity}，N_{associativity}为该高速缓存每组中缓存行数量。

3.如权利要求2所述的微架构，其特征在于，该高速缓存还包括：缓存行替换控制模块，用于选择该高速缓存的某组中瞬时单元或持续单元的缓存行进行替换；

其中，当该高速缓存某组中的瞬时单元数量达到N_transient，且新增瞬时单元时，根据伪LRU策略，选取该组中某一瞬时单元进行替换；当该高速缓存某组中的持续单元数量到达N_persistent且新增持续单元时，根据伪LRU策略，选取该组中某一持续单元进行替换。

4.如权利要求2或3所述的微架构，其特征在于，还包括：处理器投机访存指令提交处理模块，用于在投机访存指令提交后，若投机失败，向该高速缓存发送投机失败处理请求，若投机成功，则向该高速缓存发送投机成功处理请求。

5.如权利要求4所述的微架构，其特征在于，还包括：高速缓存控制模块，包括：访存请求控制模块，用于接收并处理初级访存请求；

其中，若该初级访存请求命中，则返回请求数据；反之，则向下级存储结构发出次级访存请求，获取该初级请求要访问的数据，当该下级存储结构返回该请求数据后，判断该初级访存请求的读/写类型；

若该初级访存请求为读请求，则将该请求数据装入对应高速缓存组的任一无效的瞬时单元，若没有无效的瞬时单元，则调用该缓存行替换控制模块，依据替换策略选取该高速缓存组内某一瞬时单元进行替换，若该初级访存请求为写请求，则将该请求数据装入对应高速缓存组的任一无效的持续单元，若没有无效的持续单元，则调用该高速缓存行替换控制模块，依据替换策略选取该高速缓存组内某一持续单元进行替换。

6.如权利要求4所述的微架构，其特征在于，该高速缓存控制模块还包括：投机成功请求控制模块，用于接收并处理投机成功处理请求；

其中，当该投机成功处理请求中包含的投机指令访问的缓存行为瞬时单元，则将该投机访存指令访问的缓存行标记为持续单元；若当前高速缓存组的持续单元数量达到N_persistent，则触发该缓存行替换控制模块，选取该高速缓存组内某一持续单元进行换出，并将其标记成瞬时单元。

7.如权利要求4所述的微架构，其特征在于，该高速缓存控制模块还包括：投机失败请求控制模块，用于接收并处理投机失败处理请求；

其中，当该投机失败处理请求中包含的投机指令访问的缓存行为瞬时单元，则将该投机访存指令访问的缓存行标记为无效的瞬时单元。

8.如权利要求2所述的微架构，其特征在于，该高速缓存还包括：高速缓存冲突性缺失计数模块，用于记录该高速缓存中瞬时单元和持续单元发生冲突性缺失的次数。

9.如权利要求8所述的微架构，其特征在于，该高速缓存还包括：瞬时单元/持续单元动态调整模块，用于根据该高速缓存中瞬时单元和持续单元发生冲突性缺失的次数，并根据预设的阈值，调整N_transient和N_persistent。