[发明专利]半导体器件及其制造方法

说明书

本公开的各种实施例涉及一种半导体器件，所述半导体器件包括栅极结构。所述半导体器件还包括一对间隔件段，所述一对间隔件段位于半导体衬底上。高介电常数栅极介电结构上覆在所述半导体衬底上。所述高介电常数栅极介电结构在横向上位于所述间隔件段之间且与所述间隔件段相邻。所述栅极结构上覆在所述高介电常数栅极介电结构上且具有与所述间隔件段的顶表面大约齐平的顶表面。所述栅极结构包括金属结构及栅极本体层。所述栅极本体层具有相对于所述金属结构的顶表面在垂直方向上偏置的顶表面且还具有被所述金属结构以杯状包围的下部部分。

技术领域

本发明的实施例是有关于半导体器件及其制造方法。

背景技术

许多现代电子器件含有金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)。MOSFET具有布置在源极区与漏极区之间的衬底之上的栅极结构。施加到栅极结构的栅极电极的电压决定MOSFET的导电性。高介电常数金属栅极(high-κmetal gate，HKMG)技术由于具有按比例缩放(scaling)的优势而有望成为下一代MOSFET器件的候选项。

发明内容

在一些实施例中，本申请提供一种半导体器件，所述半导体器件包括：一对间隔件段，位于半导体衬底上；高介电常数栅极介电结构，上覆在所述半导体衬底上，其中所述高介电常数栅极介电结构在横向上位于所述间隔件段之间且与所述间隔件段相邻；以及栅极结构，位于所述高介电常数栅极介电结构之上且具有与所述间隔件段的顶表面大约齐平的顶表面，其中所述栅极结构包括金属结构及栅极本体层，其中所述栅极本体层具有相对于所述金属结构的顶表面在垂直方向上偏置的顶表面且还具有被所述金属结构以杯状包围的下部部分。

在一些实施例中，本申请提供一种半导体器件，所述半导体器件包括：一对源极/漏极区，位于半导体衬底中；高介电常数栅极介电结构，上覆在所述半导体衬底上，其中所述高介电常数栅极介电结构在横向上位于所述源极/漏极区之间且与所述源极/漏极区相邻；以及栅极结构，上覆在所述高介电常数栅极介电结构上，其中所述栅极结构包括堆叠在一起的栅极本体层与硅化物层，其中所述栅极结构还包括功函数结构，所述功函数结构包绕在所述栅极本体层的底部周围且沿着所述栅极本体层的侧壁及所述硅化物层的侧壁延伸到所述功函数结构的顶表面，且其中所述功函数结构的所述顶表面与所述硅化物层的顶表面大约齐平。

在一些实施例中，本申请提供一种制造半导体器件的方法，所述方法包括：在半导体衬底之上形成虚设栅极结构，其中所述虚设栅极结构包括上覆在所述半导体衬底上的高介电常数栅极介电结构且还包括上覆在所述高介电常数栅极介电结构上的虚设栅极电极，且其中侧壁间隔件环绕所述虚设栅极结构；使用栅极电极层堆叠置换所述虚设栅极电极，其中所述栅极电极层堆叠包括金属层及上覆在所述金属层上的多晶硅层；将所述多晶硅层的上部部分转换成硅化物层；以及对所述栅极电极层堆叠及所述硅化物层执行平坦化工艺直到暴露出所述侧壁间隔件的上表面，从而界定栅极电极结构，其中所述平坦化工艺局部地移除所述硅化物层。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出半导体器件的一些实施例的剖视图，所述半导体器件包括环绕硅化物层且上覆在高介电常数栅极介电结构上的功函数结构。

图2示出图1所示半导体器件的一些更详细实施例的剖视图，其中功函数结构包括金属层堆叠，且高介电常数栅极介电结构包括介电层堆叠。

图3A到图3C示出图2所示半导体器件的一些替代实施例的各个剖视图。

图4到图9示出形成半导体器件的第一方法的各种实施例的剖视图，所述半导体器件包括环绕硅化物层且上覆在高介电常数栅极介电结构上的功函数结构。