[发明专利]氧化硅的拓扑选择性膜形成的方法

说明书

一种用于在衬底的上表面中形成的沟槽中形成含有Si‑O键的介电膜的方法，其包括：通过相对于初始介电膜的非目标部分预先选择待选择性去除的目标部分来设计形成在沟槽中的含有Si‑O键的最终介电膜的拓扑，从而产生最终介电膜；在上表面上和沟槽中保形地沉积初始介电膜；以及相对于初始介电膜的非目标部分中所含的杂质的量相对增加初始介电膜的目标部分中所含的杂质的量以获得经处理的介电膜，从而赋予目标部分和非目标部分在经受蚀刻时不同的耐化学性。

技术领域

本发明总的涉及一种用于在衬底的表面上形成的阶梯上形成含有Si-O键的介电膜的方法，特别是涉及一种氧化硅的拓扑选择性膜形成的方法。

背景技术

原子层沉积(ALD)的特征不仅在于对膜厚度的优异控制性和膜的优异均匀性，而且在于能够沉积均匀覆盖三维结构的膜，并因此，ALD已被认为是半导体工业中一种非常重要的沉积方法。在另一个方面，在某些半导体器件制造过程中，需要不均匀地形成膜，例如在栅极间隔件中，其中仅沉积在沟槽中的膜的侧壁部分选择性地留在某些区域中，并且在此情况下，通过ALD的膜沉积与各向异性干法蚀刻结合使用以形成期望的图案。然而，由于难以确定干法蚀刻的终点，故存在过度蚀刻的问题，此时下面的层会受损。

作为这种图案化技术，已知首先在一定的条件下于衬底的图案化表面上沉积SiN膜使得图案的水平部分和竖直部分的湿法蚀刻速率不同，然后是湿法蚀刻，从而选择性地仅留下图案的侧壁部分或图案的水平部分(如例如美国专利申请公开号2017/0243734中所公开，其公开内容全文以引用方式并入本文，这适用于本文公开的某些实施方案)。该技术可被称为SiN的拓扑选择性膜形成(“TS-SiN”)。在上文中，由于使用湿法蚀刻而非干法蚀刻来选择性地仅去除图案的竖直或水平部分，故可以相对于下面的膜设置图案的高湿法蚀刻选择性，并实现不需要考虑蚀刻的均匀性的优点。在TS-SiN中，高湿法蚀刻选择性可通过提高RF功率获得；然而，这样的条件不适用于在SiO膜上赋予类似的高湿法蚀刻选择性。因此，虽然半导体工业中对SiO的拓扑选择性膜形成(“TS-SiO”)有着高的需求，但尚未成功实现TS-SiO。

对与相关技术有关的问题和解决方案的任何论述都已经仅出于向本发明提供背景的目的而包括于本公开中，并且不应被视为承认所述论述中的任一项或全部在创作本发明时都是已知的。

发明内容

在一些实施方案中，通过借助等离子体增强ALD(PEALD)向以图案沉积在衬底上的SiO₂膜引入杂质，可操纵HF(氢氟酸)对膜的湿法蚀刻速率，从而选择性地基本上仅或主要地留下衬底上形成的图案的竖直或水平部分。在一些实施方案中，使用卤素原子和/或碳原子作为杂质。在一些实施方案中，通过以拓扑方式操纵存在于衬底的图案化表面中的杂质的浓度，可调节杂质的分布，使得杂质选择性地留在图案的竖直部分中或杂质选择性地各向异性地引入图案的水平部分中，从而实现拓扑选择性膜形成。在一些实施方案中，SiO₂膜中所含的杂质可源自或衍生自前体和/或可后续通过使用非硅气体进行的附加膜形成或附加表面处理引入到SiO₂膜的表面。在一些实施方案中，杂质的后续引入通过PECVD或PEALD实现，其中后续引入循环在每一个沉积循环或多个沉积循环之后进行。

特别地，举例来说，TS-SiO可如下进行：

1)首先，使用含有碳和/或卤素的前体沉积SiO₂膜；然后，将SiO₂膜暴露于在较低压力和较高RF功率下生成的等离子体，从而在SiO₂膜中形成杂质的各向异性分布，其中与从图案的竖直部分相比，SiO₂膜中所含的杂质被显著更多地从图案的水平部分选择性去除。在每一个沉积循环或多个沉积循环之后进行杂质去除循环。