[发明专利]一种基于FPGA的PLC背板总线通信系统及设备

说明书

本发明提供一种基于FPGA的PLC背板总线通信系统及设备，包括：PLC处理器模块以及多个I/O模块；PLC处理器模块通过U型连接器与I/O模块连接；PLC处理器模块与I/O模块的通信通过FPGA配置而成的BLVDS通信总线通信连接；I/O模块之间通过U型连接器互联；配置为末端的I/O模块连接有末端端子。FPGA的PLC背板总线通信系统通过配置FPGA芯片来形成BLVDS差分标准信号，避免采用可编程逻辑器件的漏洞，进而避免可编程逻辑器件后门所带来的信息安全隐患。

背景技术

PLC作为一种可编程、模块化、易维护、高可靠的控制设备，在工业、航空、航天、航海、武器装备控制领域已广泛应用，其中不乏对安全性、数据传输速度、可靠性提出更高要求的事关国计民生的关键控制系统。PLC的背板总线通信技术是决定PLC主机与扩展IO通讯速率和可靠性的关键技术。

BLVDS电平标准是由LVDS延伸出的一种低摆幅的高速差分传输电平标准，其通过一对平行等长且阻抗受控的差分传输线进行数据的传输，具有抗干扰性强、功耗低、速率高的特点，适合作为控制系统的高速总线。市场上支持BLVDS的器件也有很多可供选择。相比专用的BLVDS接口芯片，现场可编程逻辑门阵列(FPGA)的BLVDS接口作为总线收发器具有设计灵活、支持高速、方便缓存等优势。

现有的PLC安全性难以保障。现有PLC多采用SPI、RS485、FLEXRAY、CAN等作为背板总线，这些总线虽然有各自的优点，但在部分需要较大数据量交换的控制系统中，此类总线会较大程度影响系统的性能。

发明内容

为了克服上述现有技术中的不足，本发明提供一种基于FPGA的PLC背板总线通信系统，包括：PLC处理器模块以及多个I/O模块；

PLC处理器模块通过U型连接器与I/O模块连接；

PLC处理器模块与I/O模块的通信通过FPGA配置而成的BLVDS通信总线通信连接；

I/O模块之间通过U型连接器互联；

配置为末端的I/O模块连接有末端端子。

进一步需要说明的是，PLC处理器模块包括：处理器，串行解串器芯片，锁相环模块，FPGA模块以及板间连接器；

处理器通过FPGA模块连接板间连接器；

串行解串器芯片分别与板间连接器和处理器连接；

串行解串器芯片向处理器传输serdes信号，向板间连接器传输serdes恢复信号以及获取板间连接器传输的serdes参考时钟信号；

锁相环模块与板间连接器连接；锁相环模块通过板间连接器向FPGA模块发送FPGA时钟信号；

锁相环模块通过板间连接器获取参考锁相环时钟信号。

进一步需要说明的是，PLC处理器模块包括两个串行解串器芯片和两个锁相环模块；

串行解串器芯片和锁相环模块对应形成串行化电路；

两个串行化电路互为主备关系；

每个串行解串器芯片分别与板间连接器和处理器连接；

每个锁相环模块分别与板间连接器连接。

进一步需要说明的是，锁相环模块由鉴相器、环路滤波器和压控振荡器组成；

进一步需要说明的是，I/O模块包括：至少两个IO接口驱动防护电路以及至少两个模块间连接器；

IO接口驱动防护电路与模块间连接器的数量相匹配，且IO接口驱动防护电路与模块间连接器连接；

模块间连接器通过IO接口驱动防护电路与板间连接器连接。