[发明专利]一种可配置异步接口时序中数据去干扰系统及工作方法

说明书

本发明提供一种可配置异步接口时序中数据去干扰系统及工作方法，包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率，可以在快速的得到去除干扰的写数据，降低数据的出错率。通过芯片引脚或寄存器配置写数据延迟的采样时刻，提高写数据采集时刻的准确性，数据通过多个采样值比对，有效降低数据出错几率。

技术领域

本发明涉及粹异步接口读写计数领域，尤其涉及一种可配置异步接口时序中数据去干扰系统及工作方法。

背景技术

异步接口(Asynchronous Interface)采用异步传输方式。采用异步传输方式时，按比特划分为小组独立发送，发送方可以在任何时间发送这些比特组，而不需要同步时钟的控制。因此在纯粹异步接口的读写中，是没有时钟，数据通过片选信号(CS)和读写信号来指示当前的读和写的开始，持续时间，和结束。在异步接口中，数据宽度通常是多比特的，如何保证数据能正确写入和以及恢复数据。比如，如果数据在芯片接口，出现毛刺，那么如何判断数据是否被影响，甚至出错。因此，解决上述问题就显得尤为重要了。

发明内容

针对现有技术的不足，本发明的目的是提供一种可配置异步接口时序中数据去干扰系统及工作方法，在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率。

本发明提供一种可配置异步接口时序中数据去干扰系统，包括主机异步接口、同步器、数据采样器、计时器和比较器，所述主机异步接口与同步器连接，所述同步器与数据采样器连接，所述计时器与比较器连接，比较器与同步器连接。

进一步改进在于：所述数据采样器的数量至少为两个。

本发明还提供一种可配置异步接口时序中数据去干扰系统的工作方法，所述方法包括以下步骤：

步骤一：主机异步接口异步发送片选信号和写指示信号后，使数据采集延迟计数器开始计数；

步骤二：比较器会把当前的计数值和静态配置的值进行比较；

步骤三：当计数器的值等于配置值后，比较器会触发数据同步和数据采样电路；

步骤四：数据会在时钟的触发下，从数据采样器1到数据采样器2再到数据采样器3，当所有数据都有效后，数据比较器会立刻对数据进行比对；

步骤五：通过数据对比，对最终数据输出进行判定。

进一步改进在于：所述步骤二中静态配置的值是来自芯片引脚，或芯片内部配置寄存器。

进一步改进在于：所述步骤四中比对的算法是：如果数据中有任何一对数据一样，就把它作为最终的数据输出；如果没有数据一样，就把最后的数据作为最终的数据输出。

本发明的有益效果是：在接受数据端，通过可配置的芯片引脚配置适当的延迟时间，采集写数据，然后会连续采集数据，进行比对，从而降低数据出错的概率，可以在快速的得到去除干扰的写数据，降低数据的出错率。通过芯片引脚或寄存器配置写数据延迟的采样时刻，提高写数据采集时刻的准确性，数据通过多个采样值比对，有效降低数据出错几率。

附图说明

图1是本发明的系统构成图。

具体实施方式