[发明专利]像素电路与像素驱动方法

权利要求书

1.一像素电路，其特征在于，包含：

一驱动电路；

一数据写入电路；以及

一调制电路，用以响应于一时间控制信号的一电位变化输出数据电压至一第二节点，并根据该第二节点的电位调整第一节点的电位至一第一电压以导通该驱动电路；

该驱动电路包含：一第一晶体管和一发光元件，该第一晶体管用以接收一第二电压，并响应于一第一节点的电位导通，以产生驱动电流，该发光元件耦接至该第一晶体管并根据该驱动电流发光；

该数据写入电路包含：一电容和一第二晶体管，该电容的第一端耦接至该发光元件的第二端并用以接收一第三电压，该电容的第二端耦接至一第三节点，该第二晶体管用以于一数据写入期间响应于一栅极信号导通以传输一数据电压至该电容的第二端以储存该数据电压至该电容，

该调制电路包含：一第三晶体管、一第四晶体管、一第五晶体管及一第六晶体管，该第三晶体管耦接至该第三节点与该第二节点之间，该第四晶体管耦接至该第二节点与用以提供一第二电压的一端点之间，该第五晶体管耦接至一第一节点，且该第三晶体管、该第四晶体管及该第五晶体管皆根据该时间控制信号导通，该第六晶体管耦接至该第一节点与用以提供该第一电压的一端点之间。

2.如权利要求1所述的像素电路，其特征在于，该调制电路包含：

一第三晶体管，用以在该数据写入期间响应于具有一第一预定电位的该时间控制信号与该第二节点的电位关断；

一第四晶体管，用以在该数据写入期间响应于该时间控制信号导通，以传输具有一禁能电位的该第二电压至该第二节点；

一第五晶体管，用以在该数据写入期间响应于该时间控制信号导通以传输具有该第一预定电位的该时间控制信号至该第一节点，以关断该驱动电路；以及

一第六晶体管，用以在该数据写入期间响应于该第二节点的电位关断。

3.如权利要求2所述的像素电路，其特征在于，其中在一重置期间，该第二晶体管根据该栅极信号关断，且该第三晶体管响应于具有该第一预定电位的该时间控制信号关断，以重置该第二节点的电位。

4.如权利要求2所述的像素电路，其特征在于，其中在一发光期间，该时间控制信号由该第一预定电位变化至一第二预定电位，该第三晶体管用以响应于该时间控制信号的该电位变化导通以传输该数据电压至该第二节点，且该第六晶体管根据该第二节点的电位导通以传输该第一电压至该第一节点，以导通该驱动电路。

5.如权利要求4所述的像素电路，其特征在于，在一预备期间，该第四晶体管与该第五晶体管用以响应于该时间控制信号的该电位变化关断，且该第二电压切换至一致能电位。

6.如权利要求1所述的像素电路，其特征在于，该调制电路包含：

一第三晶体管，用以在该数据写入期间响应于具有一第一预定电位的该时间控制信号与该第二节点的电位关断；

一第四晶体管，用以在该数据写入期间响应于一感测信号与一读取信号导通，以传输该数据电压至该第二节点；

一第五晶体管，用以在该数据写入期间响应于该时间控制信号导通以传输具有该第一预定电位的该时间控制信号至该第一节点，以关断该驱动电路；以及

一第六晶体管，用以在该数据写入期间响应于该第二节点的电位关断。

7.如权利要求6所述的像素电路，其特征在于，还包含一第七晶体管，耦接于该驱动电路，用以在该数据写入期间响应于该感测信号与该读取信号导通。

8.如权利要求2或6所述的像素电路，其特征在于，该第四晶体管、该第五晶体管与该第六晶体管中每一个由一氧化铟镓锌薄膜晶体管实施，且该第二晶体管与该第三晶体管中每一个由一低温多晶硅晶体管实施。

9.如权利要求2或6所述的像素电路，其特征在于，该第四晶体管、该第五晶体管与该第六晶体管中每一个由一低温多晶硅晶体管实施。

10.如权利要求1所述的像素电路，其特征在于，该第一电压为关联于一三原色信号的一直流电压。