[发明专利]一种PN结周围抗电磁脉冲保护环及其制造方法

说明书

本发明公开了一种PN结周围抗电磁脉冲保护环及其制造方法，属于微电子制作工艺领域。一种PN结周围抗电磁脉冲保护环的制造方法，包括以下步骤：1)对硅材料进行氧化，按照设计版图进行保护环光刻；2)在光刻区域注入硼元素进行掺杂；硼元素的掺杂浓度为1×10¹⁶～5×10¹⁶cm^‑3；3)在1150～1180℃下进行杂质扩散形成初始保护环；4)注入P区，在P区注入后，再次注入硼元素进行掺杂；在1100～1150℃使掺杂元素进行二次扩散，通过二次扩散形成结深达到5μm以上的抗电磁脉冲保护环。本发明的PN结周围抗电磁脉冲保护环，解决了现有技术中通过增大PN结周面积或结深来提高抗电磁冲击能力的问题。

技术领域

本发明属于微电子制作工艺领域，具体为一种PN结周围抗电磁脉冲保护环及其制造方法。

背景技术

目前，半导体分立器件对强电磁脉冲的防护主要采用金属屏蔽的方法，该方法生产工艺过程复杂，控制难度较大；同时由于金属材料之间的相互影响导致器件的长期可靠性降低。

半导体分立器件在电磁脉冲冲击下会出现损伤，其损伤模式有：开路、短路、晶体管增益下降等，而损伤机理主要为热烧蚀及电击穿。目前，通常通过增大PN结周面积或结深来提高抗电磁冲击能力。

发明内容

本发明的目的在于克服半导体分立器件在电磁脉冲冲击下会出现损伤的缺点，提供一种PN结周围抗电磁脉冲保护环及其制造方法。

为达到上述目的，本发明采用以下技术方案予以实现：

一种PN结周围抗电磁脉冲保护环，保护环的结深大于PN结结深。

进一步的，保护环由ⅢA族元素进行杂质扩散得到。

一种PN结周围抗电磁脉冲保护环的制造方法，包括以下步骤：

1)对硅材料进行氧化，按照设计版图进行保护环光刻；

2)在光刻区域注入ⅢA族元素进行掺杂；

元素的掺杂浓度为1×10¹⁶～5×10¹⁶cm^-3；

3)在1150～1180℃下进行杂质扩散形成初始保护环；

4)注入P区，在P区注入后，再次注入元素进行掺杂；

在1100～1150℃使掺杂元素进行二次扩散，通过二次扩散形成的保护环；保护环结深大于PN结结深。

进一步的，初始保护环结深等于PN结结深。

进一步的，步骤2)和步骤4)中注入元素为硼元素。

进一步的，步骤2)和步骤4)中注入元素为铟元素。

与现有技术相比，本发明具有以下有益效果：

本发明的PN结周围抗电磁脉冲保护环，保护环的结深大于PN结结深，通过在PN结外围设置保护环来提高抗电磁冲击能力，PN结周围的保护环可以增大PN结的曲率半径，PN结近似为一个平面结，使PN结的电流分布均匀，击穿电压提高，对强电流和强电压的抵抗能力增强，达到提高器件抗强电磁脉冲的目的；本发明的PN结周围抗电磁脉冲保护环，在提高PN结抗电磁冲击能力的同时减小了器件的尺寸。

本发明的PN结周围抗电磁脉冲保护环的制造方法，采用二次扩散，二次扩散时降低了扩散温度，从而降低了硅材料中缺陷的形成；另一方面，二次扩散改变了掺杂区的杂质浓度分布，使保护环表面杂质浓度提高，从而减小了器件表面漏电流；采用二次扩散，减小了保护环的横向扩散，提高了PN结的有效面积；通过调节PN结与保护环的间距调节抗电磁冲击能力，满足不同参数要求的TVS器件，适用范围广。

附图说明