[发明专利]半导体结构及半导体结构的形成方法

说明书

一种半导体结构及半导体结构的形成方法，方法包括：提供衬底；在所述衬底内形成漂移区和体区，漂移区和体区相邻，漂移区内具有第一离子，所述体区具有第二离子，所述第一离子和第二离子的导电类型相反；在衬底上形成栅极结构，栅极结构位于漂移区和体区表面，且栅极结构从漂移区表面延伸到体区表面；在漂移区表面形成屏蔽掺杂层，所述屏蔽掺杂层与所述栅极结构相邻；在漂移区内形成漏区，漏区与屏蔽掺杂层相邻，漏区与漂移区的第一离子导电类型相同。所述方法形成的半导体结构性能得到了提升。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

横向双扩散金属氧化物半导体(Lateral Double-diffused metal oxidesemiconductor，简称LDMOS)属于高压功率器件，它具有工作电压高、工艺相对简单、开关频率高的特点，并且基于体硅材料的加工工艺已较成熟，因此横向双扩散金属氧化物半导体器件具有广泛的发展前景。横向双扩散金属氧化物半导体器件的漏极、源极和栅极都位于其表面，易于集成到芯片内部，故在高压集成电路和功率集成电路中被作为高压功率器件是特别适合的。

为了增加横向双扩散金属氧化物半导体的击穿电压，通常在源区和漏区之间增加一个漂移区，漂移区的杂质浓度越低，长度越长，结深越深，横向双扩散金属氧化物半导体的耐压就越高，但是器件耐压和导通电阻对于漂移区的浓度、结深和长度的要求是矛盾的，漂移区的杂质浓度越低、长度越长、结深越深又会增加芯片面积和导通电阻。

因此，现有的横向双扩散金属氧化物半导体的性能有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升横向双扩散金属氧化物半导体的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成漂移区和体区，所述漂移区和体区相邻，所述漂移区内具有第一离子，所述体区具有第二离子，所述第一离子和第二离子的导电类型相反；在衬底上形成栅极结构，所述栅极结构位于所述漂移区和体区表面，且所述栅极结构从漂移区表面延伸到所述体区表面；在漂移区表面形成屏蔽掺杂层，所述屏蔽掺杂层与所述栅极结构相邻；在漂移区内形成漏区，所述漏区与所述屏蔽掺杂层相邻，所述漏区与所述漂移区的第一离子导电类型相同。

可选的，在漂移区表面形成所述屏蔽掺杂层的方法包括：在所述衬底上和栅极结构表面形成掩膜层，所述掩膜层暴露出部分与栅极结构相邻的漂移区表面；对所述暴露出的漂移区表面进行离子注入，在漂移区表面形成所述屏蔽掺杂层，所述屏蔽掺杂层顶部平面低于或齐平于所述漂移区顶部平面。

可选的，所述离子注入工艺的注入离子为第三离子；所述第三离子包括氟离子、碳离子或氮离子；所述氟离子和氮离子的浓度范围为4e14原子每立方厘米～5e15原子每立方厘米，所述碳离子的浓度范围为1e14原子每立方厘米～1e15原子每立方厘米。

可选的，所述屏蔽掺杂层的厚度范围为：0纳米～10纳米。

可选的，在漂移区表面形成屏蔽掺杂层的方法包括：在所述衬底上和栅极结构表面形成屏蔽材料层；对所述屏蔽材料层进行离子注入，形成屏蔽掺杂材料层；在所述屏蔽掺杂材料层表面形成图形化的掩膜层，所述图形化的掩膜层遮挡住部分与所述栅极结构相邻的漂移区表面的屏蔽掺杂材料层；以所述图形化的掩膜层为掩膜刻蚀所述屏蔽掺杂材料层，直至暴露出所述衬底表面，在漂移区表面形成屏蔽掺杂层，所述屏蔽掺杂层的顶部平面高于所述漂移区顶部平面。

可选的，对所述屏蔽材料层进行离子注入的注入离子为第三离子；所述第三离子包括氟离子、碳离子或氮离子；所述氟离子和氮离子的剂量范围为4e14原子每平方厘米～5e15原子每平方厘米，所述碳离子的剂量范围为1e14原子每平方厘米～1e15原子每平方厘米。

可选的，所述屏蔽材料层的材料包括氧化硅或氮氧化硅。