[发明专利]GOA单元、栅极驱动电路及驱动方法、显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括多个级联的GOA单元，所述多个级联的GOA单元用于控制与每个GOA单元连接的奇数像素行进行逐行显示，再控制栅极驱动电路中与每个GOA单元连接的偶数像素行进行逐行显示；

所述GOA单元包括：信号处理模块和输出模块，所述输出模块包括第一晶体管和第二晶体管，

控制信号端与所述信号处理模块的输入端连接，所述第一晶体管的栅极与所述信号处理模块的输出端连接，所述第一晶体管的第一极与第一开关控制端连接，所述第一晶体管的第二极与第一栅极驱动线连接；

所述第二晶体管的栅极与所述信号处理模块的输出端连接，所述第二晶体管的第一极与第二开关控制端连接，所述第二晶体管的第二极与第二栅极驱动线连接，所述第一栅极驱动线与所述第二栅极驱动线为相邻的两行栅极驱动线，基于控制信号，所述第一开关控制端和所述第二开关控制端提供相反的电平值；

所述输出模块还包括：第一电平信号端和整体复位信号端，

所述第一电平信号端与所述第一晶体管的第二极和所述第二晶体管的第二极连接；

所述整体复位信号端被配置为控制所述第一电平信号端与所述第一晶体管的第二极之间的连接的导通与关闭；以及被配置为控制所述第一电平信号端与所述第二晶体管的第二极之间的连接导通与关闭；

所述控制信号还被配置为控制所述第一电平信号端与所述第一晶体管的第二极之间的连接的导通与关闭；以及被配置为控制所述第一电平信号端与所述第二晶体管的第二极之间的连接导通与关闭；

其中，所述输出模块还包括：第五晶体管和第六晶体管，

所述第五晶体管的栅极与所述整体复位信号端连接，所述第五晶体管的第一极与所述第一晶体管的第二极连接，所述第五晶体管的第二极与第一电平信号端连接；

所述第六晶体管的栅极与所述整体复位信号端连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与第一电平信号端连接；

所述信号处理模块包括上拉子模块和存储电容，所述控制信号端包括时钟信号端；

所述上拉子模块包括第八晶体管，所述第八晶体管的栅极与第二节点、存储电容的第一基板连接，第八晶体管的第一极与时钟信号端连接，第八晶体管的第二极分别与存储电容的第二基板、第一晶体管的栅极和第二晶体管的栅极连接；

该信号处理模块还包括第十六晶体管，该第十六晶体管的栅极与整体复位信号端连接，该第十六晶体管的第一极与第二节点连接，该第十六晶体管的第二极与第一电平信号端连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出模块，还包括：第三晶体管和第四晶体管，

所述第三晶体管的栅极与第一节点连接，所述第三晶体管的第一极与所述第一晶体管的第二极连接，所述第三晶体管的第二极与第一电平信号端连接；

所述第四晶体管的栅极与第一节点连接，所述第四晶体管的第一极与所述第二晶体管的第二极连接，所述第四晶体管的第二极与所述第一电平信号端连接。

3.根据权利要求1至2任一所述的栅极驱动电路，其特征在于，所述信号处理模块，还包括：上拉驱动子模块，所述控制信号端，还包括：触发信号端，

所述触发信号端、第二电平信号端和第二节点与所述上拉驱动子模块连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述信号处理模块，包括：下拉驱动子模块和下拉子模块，

所述第一电平信号端、第三电平信号端、第一节点分别与所述下拉驱动子模块连接；

所述第一节点、所述第一电平信号端和所述第二节点分别与所述下拉子模块连接。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述信号处理模块，还包括：复位模块，所述控制信号端还包括：复位信号端

所述复位信号端、第四电平信号端、所述第一电平信号端、所述第一节点、所述第二节点和所述上拉子模块的第二输出端分别与所述复位模块连接。