[发明专利]集成电路在审
申请号: | 202010074274.0 | 申请日: | 2020-01-22 |
公开(公告)号: | CN111490792A | 公开(公告)日: | 2020-08-04 |
发明(设计)人: | 陈威志 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H03M1/66 | 分类号: | H03M1/66 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 | ||
揭示一种集成电路。集成电路,其特征在于,包含第一等化器电路以及第二等化器电路。第一等化器电路用以等化已添加彼此相异的多个偏移电压的输入信号,以产生具有彼此相异的多个电压准位的输出信号。第二等化器电路耦接于第一等化器电路。第二等化器电路包含第一等化器单元以及第二等化器单元。第一等化器单元用以等化该输出信号,以产生奇数据信号。第二等化器单元耦接于该第一等化器单元并用以等化该输出信号,以产生偶数据信号。
技术领域
本揭示是关于一种集成电路,特别是关于具有应用于高位元传输速度信号的等化器的集成电路。
背景技术
可程序化集成电路(programmable integrated circuit,IC)通常用于接收及/或传递来自沿着数据通道的高速数字串流数据。在长串数据通讯的一端(例如,具有串化器/解串化器(serializer/de-serializer,SERDES)的接收器),输入的波型可能会与由数据传递装置传出的波型不相同。为了补偿输入的波型中的这些变形,通常会应用等化(equalization)以矫正所接收到的信号。
发明内容
本揭示案的实施例是关于一种集成电路。集成电路,其特征在于,包含第一等化器电路以及第二等化器电路。第一等化器电路用以等化已添加彼此相异的多个偏移电压的输入信号,以产生具有彼此相异的多个电压准位的输出信号。第二等化器电路耦接于第一等化器电路。第二等化器电路包含第一等化器单元以及第二等化器单元。第一等化器单元用以等化该输出信号,以产生奇数据信号。第二等化器单元耦接于该第一等化器单元并用以等化该输出信号,以产生偶数据信号。
附图说明
当结合随附附图阅读时,自以下详细描述将很好地理解本揭示的态样。应注意,根据工业中的标准实务,各个特征并非按比例绘制。事实上,出于论述清晰的目的,可任意增加或减小各个特征的尺寸。
图1是根据本揭示的一些实施例的通讯系统的示意图;
图2是根据本揭示的一些实施例中与图1中的接收器相关联的接收器的示意图;
图3是根据本揭示的一些实施例中与图2中的电压移位放大器电路对应的电路的示意图;
图4是根据本揭示的一些实施例中与图3中的电压移位放大器电路相关联的电压移位放大器电路的电路图;
图5是根据本揭示的一些实施例中与图2中的非线性等化器电路相关联的电路的示意图;
图6是根据本揭示的一些实施例中与图2及图5中的非线性等化器电路相关联的电路的示意图;
图7是根据本揭示的一些实施例中与图6中的加法器(summer)电路相关联的加法器电路的电路图;
图8是根据本揭示的一些实施例中与图6中的截剪器(slicer)电路相关联的截剪器电路的电路图;
图9是根据本揭示的一些实施例中与图6中的锁存器(latch)电路相关联的锁存器电路的电路图;
图10是根据本揭示的一些实施例的接收器操作的方法的流程图。
【符号说明】
100:通讯系统
110:发射器
120:接收器
130:通道
D1:信号
D2信号
200:接收器
210:输入端
220:电压移位放大器电路
230:线性等化器电路
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010074274.0/2.html,转载请声明来源钻瓜专利网。