[发明专利]一种混合集成电路的双层封装结构及其制作方法

说明书

本申请提供了一种混合集成电路的双层封装结构及其制作方法，本申请封装结构包括基板、双层一体化外壳、外壳盖板，所述基板包括底层基板和上层基板，所述基板上表面装配有电子元器件；所述双层一体化外壳包括外壳底座、双腔壳体；所述底层基板焊接于所述外壳底座上，所述上层基板焊接于所述双腔壳体的上腔中；所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。本申请技术方案采用双层装配结构和双层一体化外壳，既可大幅提升产品的封装密度，便于电子元器件的小型化设计，又可保障产品的结构强度，满足高等级产品的可靠性需求。

技术领域

本申请涉及混合集成电路封装技术领域，尤其涉及一种混合集成电路的双层封装结构及其制作方法。

背景技术

混合集成电路属气密性封装器件，内部密封高纯氮气，用于保证产品内裸芯片、键合丝等脆弱部件与外部不利的环境完全隔离，其产品具有工作温度范围宽、环境适应性好，可靠性高等特点，广泛应用于有高可靠性要求的领域。

现有技术厚膜混合集成电路的封装结构，如图1所示，该封装结构采用全金属气密性封装外壳11；厚膜成膜基板12组装在封装外壳11的底座上；厚膜成膜基板12表面有布线层13，其上组装有芯片14、片式元件15、磁性电感或变压器16等，通过键合丝17、焊接引线18连接后构成特定功能的电路封装结构。

由图1所示，可知现有技术混合集成电路为典型的单层装配结构，封装结构中元器件组装密度低，且由于需要较大面积的厚膜成膜基板，不利于电子元器件的小型化设计。

发明内容

为了解决上述问题，本申请提供了一种混合集成电路的双层封装结构及其制作方法，既可大幅提升混合集成电路产品的组装密度，利于电子元器件的小型化设计，又能保障电子元器件的结构强度，满足高等级电子元器件的可靠性需求。

为了实现上述目的，本申请提供如下技术方案：

一种混合集成电路的双层封装结构，所述双层封装结构包括：基板和双层一体化外壳、外壳盖板；

所述基板包括底层基板和上层基板，所述底层基板和上层基板的上表面装配有电子元器件；

所述双层一体化外壳包括外壳底座和双腔壳体；

所述双腔壳体包括上腔和下腔，所述上腔和下腔之间通过隔板隔开；

所述底层基板焊接在所述外壳底座上，所述上层基板焊接在所述双腔壳体的上腔一侧所述隔板上；

所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。

优选的，所述外壳底座与所述双腔壳体通过储能焊接进行焊接，形成一体化结构。

优选的，所述底层基板、所述双腔壳体和所述上层基板分别包括用于所述管脚或连接导线穿过的隔板通孔或基板通孔；

所述管脚由下往上，穿过所述下层基板的基板通孔、所述双腔壳体的隔板通孔以及所述上层基板的基板通孔后，焊接连接上下层基板之间的表面焊盘；

所述连接导线底部焊接于所述下层基板表面，由下往上，穿过隔板通孔和所述上层基板的基板通孔后，焊接连接上下层基板的表面焊盘。

优选的，所述双层一体化外壳为金属材质，所述双层一体化外壳的内镀层为镍，外镀层为金。

优选的，所述基板的基材材质为陶瓷。

优选的，所述外壳底座的厚度设置在0.5mm～2mm之间。

优选的，所述双腔壳体的壳壁、所述隔板的厚度设置在0.5mm～1.5mm之间。

优选的，所述外壳底座边缘分布有第一储能焊接区，所述双腔壳体底部边缘分布有第二储能焊接区。