[发明专利]数据处理方法、装置及芯片、电子设备、存储介质

说明书

本申请公开了一种数据处理方法、装置及芯片、电子设备、存储介质。该方法包括：获取第一待处理数据，以及输入通道数，所述第一待处理数据的通道数量大于所述输入通道数；根据所述输入通道数，对所述第一待处理数据进行处理，以得到第二待处理数据，其中，所述第二待处理数据对应的通道数小于或等于所述输入通道数；获取处理参数，并使用所述处理参数对所述第二待处理数据进行处理，得到第一数据。

技术领域

本申请涉及计算机技术领域，尤其涉及一种数据处理方法、装置及芯片、电子设备、存储介质。

背景技术

得益于强大的处理能力，深度卷积神经网络被广泛应用于计算机视觉领域和语音处理领域中。深度卷积神经网络对数据的处理过程包含大量的卷积处理，由于卷积处理的数据处理量较大，且受限于硬件(如现场可编程逻辑门阵列(field programmable gatearray，FPGA)、专用集成电路(application specific integrated circuit，ASIC)、图像处理器(graphics processingunit，GPU)的带宽和功耗，在通过硬件执行深度神经网络的在线推理过程中，硬件的处理效率低。为提高硬件的处理效率，众多深度神经网络加速方法应运而生。

传统深度神经网络加速方法通过从深度神经网络中每一层网络的输入数据中获得至少一个数据块，再通过硬件依次对每一个数据块进行卷积处理，以提高硬件的处理效率，但该方法的通用性较差。

发明内容

本申请提供一种数据处理方法、装置及芯片、电子设备、存储介质。

第一方面，提供了一种数据处理方法，所述方法包括：

获取第一待处理数据，以及输入通道数，所述第一待处理数据的通道数量大于所述输入通道数；

根据所述输入通道数，对所述第一待处理数据进行处理，以得到第二待处理数据，其中，所述第二待处理数据对应的通道数小于或等于所述输入通道数；

获取处理参数，并使用所述处理参数对所述第二待处理数据进行处理，得到第一数据。

在该方面中，依据输入通道数对第一待处理数据进行处理，可得到通道数量小于或等于输入通道数的第二待处理数据。将该方面的方法应用于芯片，可对芯片的输入数据进行处理，以使通道数量大于芯片的输入通道数的第一待处理数据，经处理后能得到通道数量小于或等于芯片的输入通道数的第二待处理数据，这样可以使输入数据的通道数量小于或等于芯片的输入通道数，可使芯片能处理任意通道数量的输入数据，以此提高芯片的通用性。

在一种可能实现的方式中，所述处理参数包括卷积核的参数，所述方法应用于一种芯片，所述输入通道数为所述芯片的输入通道数；

所述使用所述处理参数对所述第二待处理数据进行处理，得到第一数据，包括：

通过所述芯片，使用所述卷积核的参数，对所述第二待处理数据，进行卷积处理，以得到所述第一数据。

在该种实现方式中，芯片可用于实现深度神经网络的卷积处理。通过对深度神经网络的输入数据(即第一待处理数据)进行处理，得到通道数量小于或等于芯片的输入通道数的第二待处理数据，可通过芯片实现深度神经网络中任意卷积层的卷积处理。从而提高用于实现深度神经网络的卷积处理的芯片的通用性。

在一种可能实现的方式中，所述根据所述输入通道数，对所述第一待处理数据进行处理，以得到第二待处理数据，包括：

按照所述输入通道数，将所述第一待处理数据划分为至少两份数据，每份数据对应的通道数量小于或等于所述输入通道数，且所述每份数据中单个通道的数据量小于或等于数据处理量门限；

将所述至少两份数据确定为所述第二待处理数据。