[发明专利]半导体器件及其制造方法

说明书

本公开的实施例涉及半导体器件及其制造方法。半导体芯片安装至引线框架的芯片安装部分，引线框架中的一个或多个引线被布置为面向芯片安装部分。引线位于第一平面中，并且芯片安装部位于第二平面中，第一平面和第二平面相互偏移，其间具有间隙。电子部件(诸如电容器)布置在芯片安装部分上并且在第一平面和第二平面之间垂直延伸。

优先权声明

本申请要求2019年1月22日提交的意大利专利申请第102019000000929号的优先权，其内容在法律允许的最大程度上通过整体引用并入于此。

技术领域

本说明书涉及半导体器件。

例如，一个或多个实施例可以应用于集成电路(IC)。

背景技术

目前，用于集成电路的印刷电路板(PCB)由(许多)部件“填充”，诸如集成电路(IC)器件(其可以被布置在塑料/陶瓷封装中)、无源部件、连接器等。

越来越大的趋势是将部件(无源部件，诸如电容器、电感器)集成到IC器件封装中，从而将它们从PCB表面去除。

利用这种方法(通常称为“封装中系统”或SiP)，在PCB空间节省方面可以是有利的，并且可以促进PCB小型化。

可以考虑将这种方法应用于采用SMD(表面安装器件)技术的布置，其中SMD经由导电结构(诸如线接合和/或来自引线框架(LF)的引线)电连接。

尽管在这一领域开展了广泛的活动，但仍期望进一步改进的解决方案。例如，期望由集成在封装中的部件所表现出的阻抗行为方面的改进。

因此，本领域需要改进的解决方案。

为了解决半导体产品封装中与电子部件集成相关的问题，已经提出了各种解决方案。

诸如美国专利号6,611,434和7,960,816B2号或美国专利申请公开号2002/195693的文献是这种解决方案的示例(这些文献通过引用并入本文)。

这些解决方案可能遭受与用于利用中间元件或可能介入的衬底部分将(例如，无源)电子部件耦合至集成电路(例如，专用集成电路或ASIC)所提供的长连接结构相关的较差电子性能有关的各种缺点。

发明内容

根据一个或多个实施例，提供了一种半导体器件和制造半导体器件的相应方法。

一个或多个实施例可以包括集成在封装(例如，SMD)中的部件，该封装“垂直地”安装在管芯焊盘上，该管芯焊盘抵靠引线框架的专用引线并耦合至引线框架的专用引线。

发现一个或多个实施例在高于30MHz的电容部件中提供达40％的阻抗降低。

一个或多个实施例可以提供一种引线框架封装，其包括垂直地安装/耦合在管芯焊盘上的双端子SMD，并且其其他端子例如通过引线或线电耦合。

附图说明

现在，仅以示例的方式，参照附图描述一个或多个实施例，其中：

图1是根据本说明书的实施例的半导体器件的一部分的示图，

图2是根据本说明书的实施例的半导体器件的一部分的侧视图表示，

图3A至图3E是产生如图2所例示的布置的可能步骤的示例，

图4、图5和图6A至图6D是产生根据本说明书的实施例的可能的另外的步骤的示例，

图7和图8是根据本说明书的实施例的半导体器件的一部分的侧视图表示，以及

图9是本说明书的实施例中的可能阻抗对频率行为的示例图。