[发明专利]信息处理方法、以太网交换芯片以及存储介质

说明书

本发明公开了一种信息处理方法、以太网交换芯片以及存储介质。其中，方法包括：以太网交换芯片的主模块接收并响应报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；所述主模块根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表；和/或，将所述报文信息学习结果发送给相应从模块，以供所述相应从模块根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表；采用本发明的方案，能够使得双核心或多核心以太网交换芯片中各IP核心的自学习操作不会发生冲突，进一步使得双核心或多核心以太网交换芯片对外的系统行为与单核心以太网交换芯片相同。

技术领域

本发明涉及以太网数据交换技术，具体涉及一种信息处理方法、以太网交换芯片以及存储介质。

背景技术

随着超大规模云网络、存储网络及高性能计算机群(High PerformanceComputing，HPC)等技术的发展，网络上的数据交换量越来越大，单芯片的数据处理能力也在不断地提升：从千兆(Gbps)数量级提升到了兆兆(Tbps)数量级。但是当前生产工艺制造的单芯片尺寸为14nm/12nm或7nm/6nm，其知识产权核心(Intellectual Property core，IPcore)可以运行的时钟频率最高分别在1.05GHz或1.7GHz。仅具备一个IP核心的单芯片无法满足芯片市场高达25.6Tbps的报文处理带宽的需求。从制造工程的角度来看，为了满足芯片市场对报文处理带宽的需求，在具备单一IP核心的单芯片的时钟频率受限的情况下，设计具备双IP核心或具备多个IP核心的单芯片是很有必要的。

然而，相关技术中，双核心或多核心的单芯片的信息处理方法尚需优化。

发明内容

有鉴于此，本发明实施例提供了一种信息处理方法、以太网交换芯片以及存储介质。

本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种信息处理方法，包括：

以太网交换芯片的主模块接收报文信息学习请求；所述以太网交换芯片包含至少两个IP核心；每个IP核心至少包含第一处理模块和第二处理模块；所述第一处理模块用于根据自身所处IP核心存储的报文处理信息表对接收的报文进行相应处理；所述第二处理模块用于更新所述报文处理信息表；所述主模块为所有第二处理模块中的一个第二处理模块；

所述主模块响应接收的报文信息学习请求，执行所述报文信息学习请求对应的自学习操作，得到报文信息学习结果；

所述主模块根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表；和/或，将所述报文信息学习结果发送给相应从模块，以供所述相应从模块根据所述报文信息学习结果更新自身所处IP核心的报文处理信息表；所述从模块为所有第二处理模块中除作为主模块外的第二处理模块。

上述方案中，所述以太网交换芯片的主模块接收报文信息学习请求，包括：

所述主模块接收自身所处IP核心的第一处理模块发送的报文信息学习请求；

或者，

所述主模块接收从模块发送的报文信息学习请求；所述从模块发送的报文信息学习请求是从自身所处IP核心的第一处理模块接收的。

上述方案中，所述方法还包括：

所述第一处理模块在自身所处IP核心的报文处理信息表中查询与接收的报文相对应的报文处理策略，以根据查询到的报文处理策略对接收的报文进行相应处理；其中，

当满足以下条件之一时，所述第一处理模块发送报文信息学习请求给自身所处IP核心的第二处理模块：

所述第一处理模块未在自身存储的报文处理信息表中查询到与接收的报文相对应的报文处理策略；