[发明专利]半导体管芯及其制造方法和容纳管芯的封装件

说明书

本文描述了半导体管芯及其制造方法和容纳管芯的封装件。一种半导体管芯包括具有功率区域和包围功率区域的外围区域的结构体。至少一个功率器件位于功率区域中。沟槽绝缘装置沿第一方向从前侧朝向后侧在结构体中延伸，沟槽绝缘装置被适配用于阻止热沿着与第一方向正交的第二方向从功率区域朝向外围区域传导。沟槽绝缘装置在第二方向上的延伸大于结构体沿第一方向的厚度。

技术领域

本公开涉及半导体管芯、制造半导体管芯的方法以及容纳半导体管芯的封装件。

背景技术

氮化镓(GaN)基半导体器件因其属性(诸如高击穿电场、高载流子密度、高电子迁移率和高饱和率)而在功率电子应用领域引起了相当多的关注。另一方面，存在基于具有大尺寸、低成本和高可扩展性的硅上GaN(GaN-on-Si)平台的用于实现智能功率集成电路(智能功率IC)的已知技术。

当前，高电压功率部件(例如，功率晶体管、GaN基HEMT(高电子迁移率晶体管)器件等)在容纳低电压外围器件并形成混合数字/模拟电路的芯片上制造或键合到这样的芯片。特别地，采用与利用CMOS硅技术获得的外围电路相关联的GaN基技术，获得了诸如参考电压发生器、电压比较器和电压转换器的模拟功能块。

在上述技术方案中，例如，针对有害的操作条件(例如，过电流和过电压的情况下)，外围电路具有例如保护和/或控制功率部件的功能，并且对于保证高电压功率部件的鲁棒控制、更大的功能性和更高的可靠性是必需的。

非常期望将功率器件集成在容纳外围功能块的同一芯片中，从而尽可能提高集成密度。

但是，外围电路的性能(例如，功率器件的性能)取决于温度。由功率器件生成的过高温度可能导致外围电路故障，或者在极端情况下烧坏芯片或其部分。

已提出了用于在电路级别管理温度的解决方案(例如，过温保护电路)。同样，已知在封装级别使用散热器的冷却方案。

然而，当集成密度增加并且电子功率器件与外围电路之间的距离更小时，上述解决方案并不令人满意。

发明内容

本公开提供了半导体管芯、制造半导体管芯的方法以及容纳半导体管芯的封装件，其克服现有技术的限制。

根据本公开，提供了如所附权利要求所限定的半导体管芯、制造半导体管芯的方法以及容纳半导体管芯的封装件。

附图说明

为了更好地理解本公开，现在仅通过非限制性示例的方式参考附图描述本公开的一些实施例，在附图中：

图1是根据本发明的一些实施例的沿图2的截面线I-I截取的、在功率区域和外围区域之间设置有电绝缘区域的管芯的一部分的截面图；

图2是图1的管芯的俯视图；

图3是根据本公开的一些实施例的在功率区域和外围区域之间设置有电绝缘区域的管芯的一部分的截面图；

图4图示了容纳图1或图3的管芯的封装件的一部分；以及

图5至图7图示了根据一些实施例的图1或图3的管芯的功率区域的制造的变化。

具体实施方式

图1以三轴笛卡尔参考系X、Y、Z的侧视截面图图示了根据本公开的一个方面的管芯1的一部分。图1中图示的元件没有以相同的比例来被表示，而是示意性地并且通过示例的方式来被表示，以便于理解本公开。

管芯1包括：衬底2，其由诸如硅的半导体材料制成并且例如由具有P型掺杂的硅制成，具有沿Z轴方向彼此相对的前侧2a和背侧2b；外延层4，其由外延生长的硅(例如，具有N型掺杂)制成，其在衬底2的前侧2a之上延伸；以及电介质层6，其由例如氧化硅(SiO₂)制成，其在外延层4的顶面4a之上延伸。