[发明专利]基于BEOL工艺的集成电路结构及其形成方法

说明书

本发明提出了一种基于BEOL工艺的集成电路结构及其形成方法；集成电路结构包括LOW‑K介电层(100)、覆盖在LOW‑K介电层(100)底面的第一覆盖层(200)以及布置在第一覆盖层(200)底面的多条铜线(300)；集成电路结构上开设有依次贯穿LOW‑K介电层(100)和第一覆盖层(200)并与铜线(300)连通的连通孔(400)；集成电路结构还包括钽层(700)以及在连通孔(400)内壁上布设的ALD阻挡层(500)；钽层(700)分别覆盖在ALD阻挡层(500)以及铜线(300)上与连通孔(400)连通的表面；钽层(700)围成容纳空间；集成电路结构还包括填充在容纳空间中的铜连接部(800)以及在LOW‑K介电层(100)顶面形成的第二覆盖层(900)。本发明的集成电路结构及其形成方法设计新颖，实用性强。

技术领域

本发明涉及集成电路领域，尤其涉及一种基于BEOL工艺的集成电路结构及其形成方法。

背景技术

在后道工序(BEOL)中，随着金属线间距持续降低至10nm以及其他技术的发展，必须采用超薄Cu扩散阻挡层来缓解因沟槽/通孔长径比的增加而导致沟槽/通孔中Cu的ECP(电化学沉积)填充不良的问题，同时还要求采用超薄Cu扩散阻挡层来增大沟槽/通孔区域内的Cu体积，以实现降低金属线的电阻。

具有较高电阻率的材料(例如ALD Al₂O₃、BN和MoS等)是超薄Cu扩散阻挡层的良好备选材料。的薄层足以阻止Cu扩散，并且ALD(原子层沉积)在沟槽/通孔长径比较高区域中可形成出色的保形膜，并且可以在原子水平上进行厚度控制。

然而，因这些材料的绝缘性或高电阻率，这些材料难以制成Cu扩散阻挡层，并且，不同金属层的连接是难以实现的。

发明内容

本发明针对上述技术问题，提出一种基于BEOL工艺的集成电路结构及其形成方法。

本发明所提出的技术方案如下：

本发明提出了一种基于BEOL工艺的集成电路结构的形成方法，包括以下步骤：

步骤S1、提供基体，该基体包括LOW-K介电层、覆盖在LOW-K介电层底面的第一覆盖层以及布置在第一覆盖层底面的多条铜线；

步骤S2、开设依次贯穿LOW-K介电层和第一覆盖层并与铜线连通的连通孔；在连通孔内壁和铜线上与连通孔连通的表面均布设ALD阻挡层；并在ALD阻挡层上形成电介质层；

步骤S3、去除在铜线上与连通孔连通的表面布设的ALD阻挡层；然后去除电介质层，并在连通孔内壁上形成的ALD阻挡层和铜线上与连通孔连通的表面分别形成钽层；钽层围成容纳空间；

步骤S4、在容纳空间中填充铜连接部，并在LOW-K介电层顶面形成第二覆盖层。

本发明上述的集成电路结构的形成方法中，在步骤S2中，连通孔是通过采用非保形蚀刻掩模的蚀刻工艺形成。