[发明专利]寄存器资料检查装置与方法

说明书

一种寄存器资料检查装置，包括：原始同位位元产生器，用来依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器；以及检测电路。该检测电路包括：扫描电路，用来从该寄存器读取该寄存器资料与该原始同位位元；仲裁器，用来在该寄存器的存取状态为空闲状态的情形下致能该扫描电路，并转传来自该扫描电路的该寄存器资料与该原始同位位元；至少一个对照同位位元产生器，用来在该空闲状态的情形下，依据来自该仲裁器的该寄存器资料产生对照同位位元；以及至少一个同位位元核对电路，用来在该空闲状态的情形下，比对该对照同位位元与来自该仲裁器的该原始同位位元以输出检查结果。

技术领域

本发明是关于资料检查装置与方法，尤其是关于寄存器(register)资料检查装置与方法。

背景技术

电路系统需使用存储器保存大量的配置信息(configuration information)作为配置参数供系统运行使用。存储器一般包括静态随机存取存储器(SRAM)和寄存器(registers)。SRAM的资料需被存储器控制与存取电路读出后才能供系统使用，而寄存器的资料可直接供系统使用，不需额外的读取操作。因此，实作上寄存器常被用来储存配置信息，而确保寄存器的配置信息的正确性对系统而言非常重要。

在装置已使用多年或所处环境较恶劣的情况下，装置的存储器可能会有位元错误(bit error)。由于配置信息出错可能会导致系统运行故障，因此系统需要一种技术能够快速地检测配置信息是否有误以及找到配置信息出错的存储器的位址，以便使用者及时修正配置信息，从而降低系统故障的机率。

目前的检测技术多数是关于检测SRAM的资料是否有错，且主要用于现场可程序化逻辑闸阵列(Field Programmable Gate Array,FPGA)电路。一般FPGA电路的系统藉由保存寄存器的配置信息的副本的方式来检测错误，或利用复杂的校验电路以及储存多位元的冗余校验码的方式来检测错误。上述方式会耗用许多资源，不适用于要求小面积及/或小功耗的集成电路象是特定应用集成电路(Application Specific Integrated Circuit,ASIC)。

发明内容

本申请的目的之一在于提供一种寄存器资料检查装置与方法适用于要求小面积及/或小功耗的集成电路。

本申请的寄存器资料检查装置的一个实施例包括原始同位位元产生器与检测电路。该原始同位位元产生器用来依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器。该检测电路包括扫描电路、仲裁器、至少一个对照同位位元产生器以及至少一个同位位元核对电路。该扫描电路用来依据寄存器位址从该寄存器读取该寄存器资料与该原始同位位元。该仲裁器用来在状态信号指出该寄存器的存取状态为忙碌的情形下，禁能该扫描电路；该仲裁器另用来在该状态信号指出该寄存器的存取状态为空闲的情形下，致能该扫描电路，并转传来自该扫描电路的该寄存器资料与该原始同位位元。该至少一个对照同位位元产生器用来在该状态信号指出该寄存器的存取状态为空闲的情形下，依据来自该仲裁器的该寄存器资料产生对照同位位元。该至少一个同位位元核对电路用来在该状态信号指出该寄存器的存取状态为空闲的情形下，比对该对照同位位元与来自该仲裁器的该原始同位位元，以输出检查结果指出该寄存器资料是否有误。

本申请的寄存器资料检查方法的一个实施例包括下列步骤：依据被输入寄存器的寄存器资料产生原始同位位元，再将该原始同位位元输入该寄存器；依据被输入的下一寄存器的下一寄存器资料产生下一原始同位位元，再将该下一原始同位位元输入该下一寄存器；依据寄存器位址从该寄存器读取该寄存器资料与该原始同位位元；依据该寄存器资料产生对照同位位元；比对该对照同位位元与该原始同位位元，以输出检查结果；更新该寄存器位址以产生下一寄存器位址；依据该下一寄存器位址从该下一寄存器读取该下一寄存器资料与该下一原始同位位元；依据该下一寄存器资料产生下一对照同位位元；以及比对该下一对照同位位元与该下一原始同位位元，以输出下一检查结果指出该下一寄存器资料是否有误。

有关本申请的特征、实施与效果，将结合附图和较佳实施例详细说明如下。