[发明专利]制造集成电路器件的方法

说明书

本发明提供制造集成电路器件的方法。制造集成电路器件的方法包括：在半导体基底上依序形成器件层、布线绝缘层及硬掩模层。所述方法包括分别使用具有第一开口的第一掩模层及具有第二开口的第二掩模层作为刻蚀掩模来依序移除所述硬掩模层的第一区及第二区。所述方法包括通过使用所述硬掩模层的一部分作为刻蚀掩模移除所述布线绝缘层的一部分来形成第一布线凹槽及第二布线凹槽，所述第一布线凹槽穿过所述布线绝缘层，所述第二布线凹槽具有比所述第一布线凹槽的深度小的深度。此外，所述方法包括形成处于所述第一布线凹槽及所述第二布线凹槽中的布线结构。

[相关申请的交叉参考]

本申请主张在2019年4月17日在韩国知识产权局提出申请的韩国专利申请第10-2019-0045134号的权利，所述韩国专利申请的全部公开内容并入本申请供参考。

技术领域

本公开涉及制造集成电路器件的方法。

背景技术

由于电子技术的进步，集成电路器件的缩小正在迅速发展。在缩小的集成电路器件中，用于对布线层与通孔插塞进行互连的工艺的工艺裕度可能减小。

发明内容

本发明概念提供制造集成电路器件的方法，所述方法即使在用于形成布线层及通孔插塞的工艺裕度根据集成电路器件的缩小而减小时亦能够对布线层与通孔插塞进行互连。

为克服上述技术问题，本发明概念提供制造集成电路器件的方法。根据本文中的一些实施例，制造集成电路器件的方法可包括：在半导体基底上依序形成器件层、布线绝缘层及硬掩模层。所述器件层可包括多个半导体器件。所述方法可包括分别使用具有在第一水平方向上延伸的第一开口的第一掩模层及具有在所述第一水平方向上延伸的第二开口的第二掩模层作为刻蚀掩模来依序移除所述硬掩模层的第一区及第二区。所述第二开口的一部分可在垂直方向上与包括所述布线绝缘层的第一部分的拼合区交叠且可在所述垂直方向上与所述第一开口的一部分交叠。所述方法可包括通过使用在移除所述硬掩模层的所述第一区及所述第二区之后剩余的所述硬掩模层的第三区作为刻蚀掩模移除所述布线绝缘层的所述第一部分来形成第一布线凹槽及第二布线凹槽，所述第一布线凹槽穿过所述布线绝缘层，所述第二布线凹槽具有比所述第一布线凹槽的深度小的深度。此外，所述方法可包括形成处于所述第一布线凹槽及所述第二布线凹槽中且电连接到所述多个半导体器件的布线结构。

根据本文中的一些实施例，一种制造集成电路器件的方法可包括：在半导体基底上依序形成器件层、布线绝缘层、刻蚀停止膜及硬掩模层，所述半导体基底包括位于集成电路器件的拼合区中的一部分。所述器件层可包括多个半导体器件。所述方法可包括通过使用具有第一开口的第一掩模层作为刻蚀掩模移除所述硬掩模层的第一区而在所述硬掩模层中形成第一凹槽，所述第一开口具有位于所述拼合区中的一部分且在第一水平方向上延伸。所述方法可包括通过使用具有第二开口的第二掩模层作为刻蚀掩模移除所述硬掩模层的第二区来形成第二凹槽，所述第二开口具有位于所述拼合区中的一部分且在所述第一水平方向上延伸。所述方法可包括移除所述刻蚀停止膜的位于所述拼合区中的第一部分。所述方法可包括经由所述第一凹槽移除所述硬掩模层的第三区及所述刻蚀停止膜的第二部分，经由所述第二凹槽移除所述硬掩模层的第四区及所述刻蚀停止膜的第三部分，以及移除所述布线绝缘层的上部第一部分的位于所述拼合区中的一部分。此外，所述方法可包括通过使用在移除所述硬掩模层的所述第三区及所述第四区之后剩余的所述硬掩模层的第五区作为刻蚀掩模移除所述布线绝缘层的第二部分来形成第一布线凹槽及形成第二布线凹槽，所述第一布线凹槽在所述拼合区中穿过所述布线绝缘层，所述第二布线凹槽具有比所述第一布线凹槽的深度小的深度。