[发明专利]受限推测性执行

说明书

公开了用于受限推测性执行的方法和装置的实施例。在实施例中，处理器包括配置存储、执行电路和控制器。配置存储用于存储用于启用处理器的操作的受限推测性执行模式的指示符，其中处理器用于当以受限推测性执行模式操作时限制推测性执行。执行电路用于执行推测性执行。控制器用于当启用受限推测性执行模式时限制由执行电路进行的推测性执行。

技术领域

技术领域总体上涉及计算机，并且更具体地涉及计算机系统安全。

背景技术

计算机系统可能容易受到攻击者获取机密的、私人的或秘密的机密信息的尝试的影响。例如，诸如幽灵(Spectre)和灾难(Meltdown)之类的攻击利用处理器的推测性和乱序执行能力来通过边信道分析非法读取数据。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1A图示根据本发明的实施例的推测边界；

图1B是根据本发明的实施例的包括对受限推测性执行模式的支持的处理器的框图；

图1C是根据本发明的实施例的执行受限推测性执行的方法的流程图；

图2A是图示根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的乱序发布/执行流水线两者的框图；

图2B是图示根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；

图3是根据本发明的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图；

图4-图7是示例性计算机架构的框图；

图4示出根据本发明的一个实施例的系统的框图；

图5是根据本发明的实施例的第一更具体的示例性系统的框图；

图6是根据本发明的实施例的第二更具体的示例性系统的框图；

图7是根据本发明的实施例的芯片上系统(SoC)的框图；

图8是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

在下列描述中，阐述了众多特定细节。然而应当理解，在没有这些具体细节的情况下也可实践本发明的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。

说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用表明所描述的实施例可以包括特定的结构、特征或特性，但是每个实施例可能不一定都包括该特定的结构、特征或特性。此外，此类短语不一定是指同一个实施例。此外，当结合实施例描述特征、结构或特性时，认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。

许多处理器和处理器核支持提高性能的能力，诸如高速缓存操作、多线程操作、乱序执行、分支预测和推测性执行。攻击者已经找到多种方式来利用这些处理器的能力以非法读取数据。

例如，攻击者可能故意试图从不应当可由其读取的存储器位置(例如，出界)读取数据(例如，秘密数据)。读取可能被允许推测性地继续，直到确定访问是否出界。可以通过不提交任何结果直到作出确定来确保系统的架构正确性，但是推测性执行可能会导致处理器的微架构状态在作出确定之前改变，并且攻击者可能能够执行边信道分析以根据处理器的微架构状态的差异来推断秘密数据的值。这种类型的推测性攻击的许多变型是可能的。在一种情况下，攻击者可能推测性地将秘密数据用作存储器地址的一部分，并通过使用时序分析来确定哪些存储器位置正被加载到高速缓存中以推断该值。