[发明专利]二进制插桩来跟踪图形处理器代码

说明书

本公开涉及二进制插桩来跟踪图形处理器代码。一种半导体封装装置的实施例可包括技术来基于要在图形处理器上执行的插桩代码为踪迹缓冲区确定大小，基于所确定的大小在共享存储器中初始化踪迹缓冲区，将插桩代码提供到图形处理器以便执行，在踪迹缓冲区中从执行的插桩代码收集数据，在处理器上分析在踪迹缓冲区中收集的数据，并且基于分析的数据在处理器上生成插桩代码的踪迹。公开和要求保护了其他实施例。

技术领域

实施例总体涉及软件系统。更具体地，实施例涉及二进制插桩(binaryinstrumentation)来追踪图形处理器代码。

背景技术

二进制插桩可以指用于为代码监视性能、诊断差错以及写入追踪信息的软件技术。INTEL PIN是用于IA-32、x86-64和MIC指令集体系结构的动态二进制插桩框架，其实现了动态程序分析工具的创建。利用PIN构建的一些工具包括INTEL VTUNE AMPLIFIER XE、INTEL INSPECTOR XE、INTEL ADVISOR XE和INTEL SOFTWARE DEVELOPMENT EMULATOR(SDE)。

发明内容

根据本公开的一个实施例，提供了一种电子处理系统，包括：处理器；图形处理器；通信地耦合到所述处理器和所述图形处理器的存储器；以及通信地耦合到所述处理器和所述图形处理器的逻辑，所述逻辑用于：基于要在所述图形处理器上执行的插桩代码为踪迹缓冲区确定大小，基于所确定的大小在所述存储器中初始化所述踪迹缓冲区，将所述插桩代码提供到所述图形处理器以便执行，在所述踪迹缓冲区中从所执行的插桩代码收集数据，在所述处理器上分析在所述踪迹缓冲区中收集的所述数据，并且基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

根据本公开的另一实施例，提供了一种结合图形处理器使用的半导体封装装置，包括：一个或多个衬底；以及耦合到所述一个或多个衬底的逻辑，其中所述逻辑被至少部分地实现在可配置逻辑和固定功能硬件逻辑中的一者或多者中，耦合到所述一个或多个衬底的所述逻辑用于：基于要在图形处理器上执行的插桩代码为踪迹缓冲区确定大小，基于所确定的大小在共享存储器中初始化所述踪迹缓冲区，将所述插桩代码提供到所述图形处理器以便执行，在所述踪迹缓冲区中从所执行的插桩代码收集数据，在处理器上分析在所述踪迹缓冲区中收集的所述数据，并且基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

根据本公开的又一实施例，提供了一种追踪代码的方法，包括：基于要在图形处理器上执行的插桩代码为踪迹缓冲区确定大小；基于所确定的大小在共享存储器中初始化所述踪迹缓冲区；将所述插桩代码提供到所述图形处理器以便执行；在所述踪迹缓冲区中从所执行的插桩代码收集数据；在处理器上分析在所述踪迹缓冲区中收集的所述数据；并且基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

根据本公开的又一实施例，提供了至少一个计算机可读存储介质，包括一组指令，所述指令当被计算设备执行时使得所述计算设备：基于要在图形处理器上执行的插桩代码为踪迹缓冲区确定大小；基于所确定的大小在共享存储器中初始化所述踪迹缓冲区；将所述插桩代码提供到所述图形处理器以便执行；在所述踪迹缓冲区中从所执行的插桩代码收集数据；在处理器上分析在所述踪迹缓冲区中收集的所述数据；并且基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

附图说明

通过阅读以下说明书和所附权利要求，并且通过参考以下附图，实施例的各种优点将对本领域技术人员变得清楚，附图中：

图1是根据一实施例的电子处理系统的示例的框图；

图2是根据一实施例的半导体封装装置的示例的框图；

图3A至3C是根据一实施例的追踪代码的方法的示例的流程图；

图4是根据一实施例的电子处理系统装置的另一示例的框图；

图5是根据一实施例的踪迹缓冲区的布局的示例的框图；