[发明专利]混合内存模块以及操作混合内存模块的系统和方法

权利要求书

1.一种用于计算机系统的存储器模块，所述计算机系统包含耦合到存储器信道的存储器控制器，所述存储器信道包含数据总线和控制/地址C/A总线，所述存储器模块包括：

印刷电路板PCB；

安装在所述PCB上且可经配置而耦合到所述存储器信道的易失性存储器子系统，所述易失性存储器子系统包括可经配置而经所述C/A总线接收输入C/A信号的寄存控制器(RCD)，以及与所述RCD耦合的动态随机存取存储器(DRAM)装置其可经配置而响应于指向所述易失性存储器子系统的输入C/A信号来执行存储操作，所述DRAM装置包括可经配置而耦合到所述存储器信道的数据输入/输出(I/O)；

安装在所述PCB上的非易失性存储器子系统，其为所述计算机系统提供存储装置；以及

安装在所述PCB上的模块控制器，其包括耦合到所述易失性存储器子系统的DRAM接口、耦合到所述非易失性存储器子系统的闪存接口、和控制逻辑，其中所述模块控制器可经配置而响应经由所述存储器信道接收到的一个模块内数据传输命令来经由所述闪存接口从所述非易失性存储器子系统读取所述模块内数据传输命令所请求的数据其包括至少第一数据，且可经配置更进一步用于经由所述C/A总线接收第一虚写命令并在接收到所述第一虚写命令之后的某一时间段将所述第一数据经所述DRAM接口提供给所述易失性存储器子系统，以使得所述第一数据根据所述DRAM装置的CAS时延参数出现在DRAM装置的I/O处；

其中所述易失性存储器子系统可经配置而经由所述C/A总线接收所述第一虚写命令，更进一步的用于响应所述第一虚写命令来将接收所述第一数据并将所述第一数据存入所述DRAM装置中所述模块内数据传输命令所指定的地址。

2.根据权利要求1所述的存储器模块，其中所述模块内数据传输命令所请求的数据更包括第二数据，所述模块控制器可经配置更进一步用于经由所述C/A总线接收第二虚写命令并在接收到所述第二虚写命令之后的某一时间段将所述第二数据提供给所述易失性存储器子系统，以使得所述第二数据根据所述DRAM装置的CAS时延参数出现在DRAM装置的I/O处，其中所述易失性存储器子系统经配置而经由所述存储器信道接收所述第二虚写命令并且根据所述第二虚写命令来将所述第二数据存入所述DRAM装置。

3.根据权利要求2所述的存储器模块，其中所述易失性存储器子系统经配置更进一步用于在经由所述C/A总线接收到所述第一虚写命令之后和所述第二虚写命令之前接收一个或多个正常写入命令，并且响应于所述一个或多个正常写入命令来经由所述数据总线从所述模块控制器接收相应于所述一个或多个正常写入命令的写入数据。

4.根据权利要求3所述的存储器模块，其进一步包括用于传输所述模块内数据传输命令所请求的数据的专用数据路径，其中所述专用数据路径包含在所述DRAM装置的I/O和所述DRAM接口之间的第一数据信号线，以及在所述闪存接口和所述非易失性存储器子系统之间的第二数据信号线，其中所述专用数据路径不包含所述数据总线，其中经由所述第二数据信号线从所述非易失性存储器子系统读取所述第一数据和所述第二数据，并且其中经由所述第一数据信号线将所述第一数据和所述第二数据提供到所述易失性存储器子系统。

5.根据权利要求4所述的存储器模块，其进一步包括耦合到所述模块控制器的数据缓冲器，其中所述专用数据路径还包含在所述数据缓冲器和所述模块控制器之间的第三数据信号线，并且其中所述第一数据和所述第二数据在被提供到所述易失性存储器子系统之前被存储在所述数据缓冲器中。

6.根据权利要求5所述的存储器模块，其中所述数据缓冲器经由所述第三数据信号线和一组C/A信号线耦合到所述模块控制器，并且其中所述模块控制器经由所述组C/A信号线向所述数据缓冲器发出存储器命令，以使得所述数据缓冲器在将所述第一数据和所述第二数据提供到所述易失性存储器子系统之前输出所述第一数据和所述第二数据，其中所述模块控制器发出至少一个命令来暂停所述数据缓冲器，使得在所述模块控制器的输出处、在所述第一数据和所述第二数据之间产生间隙。