[发明专利]非易失性存储器件及其擦除方法

权利要求书

1.一种非易失性存储器件，所述非易失性存储器件包括：

存储单元阵列，所述存储单元阵列包括多个单元串，所述多个单元串中的每个单元串包括栅极感应漏极泄漏晶体管和存储单元组；以及

控制逻辑，所述控制逻辑用于将电压施加到所述多个单元串中的每个单元串，其中，所述控制逻辑执行：

第一擦除操作，所述第一擦除操作对所述多个单元串中的每个单元串的所述存储单元组进行擦除，

第一验证操作，所述第一验证操作检测所述第一擦除操作对所述多个单元串中的每个单元串的所述存储单元组进行擦除的第一擦除结果，以及

编程操作，所述编程操作对所述多个单元串中的一些单元串的所述栅极感应漏极泄漏晶体管进行编程。

2.如权利要求1所述的非易失性存储器件，其中，所述控制逻辑还使用经编程的所述栅极感应漏极泄漏晶体管来执行对所述多个单元串中的每个单元串的所述存储单元组进行擦除的第二擦除操作。

3.如权利要求2所述的非易失性存储器件，其中，所述控制逻辑还执行第二验证操作，所述第二验证操作检测所述第二擦除操作对所述多个单元串中的每个单元串的所述存储单元组进行擦除的第二擦除结果，并且

所述控制逻辑还根据所述第二擦除结果执行恢复所述多个单元串中的每个单元串的所述栅极感应漏极泄漏晶体管的恢复操作。

4.如权利要求3所述的非易失性存储器件，其中，如果所述第二验证操作的所述第二擦除结果指示所述多个单元串的全部所述存储单元组被完全擦除，则所述控制逻辑执行所述恢复操作。

5.如权利要求1所述的非易失性存储器件，其中：

所述存储单元阵列包括连接到所述多个单元串的多条位线，并且

所述第一擦除操作包括将相同的电压施加到所述多条位线中的每条位线。

6.如权利要求5所述的非易失性存储器件，其中：

所述编程操作包括：将编程电压施加到与所述多个单元串中的一些单元串连接的各条位线，以及

将不同于所述编程电压的禁止电压施加到与所述多个单元串中的其余单元串连接的位线。

7.如权利要求1所述的非易失性存储器件，其中，所述第一验证操作还包括：基于所述第一擦除结果识别所述多个单元串中的第一单元串组和第二单元串组，所述第一单元串组包括其中擦除未完成的存储单元组，所述第二单元串组包括其中擦除完成的存储单元组。

8.如权利要求7所述的非易失性存储器件，其中，所述编程操作包括：对所述第一单元串组的所述栅极感应漏极泄漏晶体管进行编程，以及不对所述第二单元串组的所述栅极感应漏极泄漏晶体管进行编程。

9.一种非易失性存储器件，所述非易失性存储器件包括：

第一单元串，所述第一单元串连接到第一位线，并包括第一存储单元组和第一栅极感应漏极泄漏晶体管；以及

控制逻辑，所述控制逻辑被配置为将电压施加到所述第一位线，其中，所述控制逻辑执行：

对所述第一栅极感应漏极泄漏晶体管进行编程的编程操作，以及

使用经编程的所述第一栅极感应漏极泄漏晶体管对所述第一存储单元组进行擦除的擦除操作。

10.如权利要求9所述的非易失性存储器件，所述非易失性存储器件还包括：

第二单元串，所述第二单元串连接到第二位线，并包括第二存储单元组和第二栅极感应漏极泄漏晶体管，

其中，所述控制逻辑将电压施加到所述第二位线，并且

所述编程操作包括：将编程电压施加到所述第一位线，从而对所述第一栅极感应漏极泄漏晶体管进行编程，以及将高于所述编程电压的禁止电压施加到所述第二位线，从而不对所述第二栅极感应漏极泄漏晶体管进行编程，并且

所述擦除操作还包括使用所述第二栅极感应漏极泄漏晶体管对所述第二存储单元组进行擦除。