[发明专利]一种基于共享子矩阵的自适应低密度奇偶校验码编码方法

说明书

本发明公开了一种基于共享子矩阵的自适应低密度奇偶校验码编码方法。构造不同码字长度的LDPC纠错码需要构造不同大小的校验矩阵，增加了硬件开销和复杂度。本发明首先根据闪存块可编程擦写周期的变化规律，先构造信息长度为2KB的校验矩阵，以2KB长度为纠错单位进行编码。然后构造信息长度为4KB的校验矩阵，在构造的过程中，以2KB的校验矩阵为基准，作为4KB的校验矩阵的子矩阵，进行行和列扩展，以此构造信息长度为4KB的校验矩阵。以4KB的校验矩阵进行编码具有较高的纠错能力，能够降低译码迭代次数和软译码的使用，降低硬件复杂度的同时提升系统性能。

技术领域

本发明属于固态盘存储技术领域，更具体地，涉及一种基于共享子矩阵的自适应低密度奇偶校验码编码方法。

背景技术

闪存具有非易失性和大容量等优势广泛用于计算机、智能手机等作为存储设备。尤其是对三维(3-dimentional,简称3D)堆叠闪存来说，已经成为当前主流的大容量存储设备。

闪存具有大存储容量的同时，牺牲了数据存储可靠性。为了提升数据存储可靠性，低密度奇偶校验(Low Density Parity Check,简称LDPC)作为主流的纠错码广泛用于3D堆叠闪存。为了适应闪存不同可编程擦写周期的变化，变码长的LDPC纠错码被构造。进行变码长的LDPC编码需要预前构造不同大小的校验矩阵，增加了硬件开销和复杂度。

然而，在现有的变长LDPC编码过程中，利用不同的校验矩阵进行编码，增加了编码复杂度和硬件实现开销。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，其目的在于，首先根据闪存块可编程擦写周期的变化，构造信息长度为2KB的校验矩阵，使用构造的2KB的校验矩阵进行编码。当闪存块可编程擦写周期超出一定阈值后，构造信息长度为4KB的校验矩阵，在构造的过程中，以2KB的校验矩阵作为子矩阵，进行行和列的扩展，以构造出长度为4KB的校验矩阵。所构造的4KB校验矩阵中保含2KB的共享子矩阵，在编码的过程中，可以根据闪存块的变化，自适应的选取不同的校验矩阵进行编码，降低硬件实现复杂度，提高闪存系统性能的同时节省编码带来的硬件开销。采取的具体技术方案如下：

一种基于共享子矩阵的自适应低密度奇偶校验码编码方法，应用在闪存系统中，包括以下步骤：

(1)采用计算机搜索算法随机生成信息长度为2KB的LDPC校验矩阵Q_m×n；

(2)以已经构造的信息长度为2KB的LDPC校验矩阵作为共享子矩阵，进行信息长度为4KB的LDPC校验矩阵的构造，具体构造规则为对共享子矩阵进行行列扩展，扩展规则为随机生成具有和子矩阵Q_ij具有相同大小的仅含0或1元素的矩阵；

(3)上层主机给闪存控制器发送顺序写命令，控制器根据所记录的闪存块可编程擦写循环次数的多少，判断可编程擦写循环是否超出阈值；

(4)如果可编程擦写循环次数小于阈值；

(5)以信息长度2KB作为纠错单位，并选用信息长度2KB的校验矩阵进行LDPC编码操作；

(6)如果可编程擦写循环次数大于阈值；

(7)以信息长度4KB作为纠错单位，并选用信息长度4KB的校验矩阵进行LDPC编码操作。

进一步，上述步骤(1)中的校验矩阵形式为：

其中，Q_ij(1≤i≤m,1≤j≤n)为仅含0和1元素的类循环校验子矩阵。

进一步，上述步骤(2)构造的信息长度为4KB的校验矩阵为：