[发明专利]权重单元以及存储器装置

说明书

本发明公开一种权重单元和存储器装置。权重单元包含：第一场效应晶体管和连接到第一场效应晶体管的漏极的第一电阻式存储器元件；第二场效应晶体管和连接到第二场效应晶体管的漏极的第二电阻式存储器元件，第一场效应晶体管的漏极连接到第二场效应晶体管的栅极，且第二场效应晶体管的漏极连接到第一场效应晶体管的栅极；第三场效应晶体管和连接到第三场效应晶体管的漏极的第三电阻式存储器元件；以及第四场效应晶体管和连接到第四场效应晶体管的漏极的第四电阻式存储器元件，第三场效应晶体管的漏极连接到第四场效应晶体管的栅极，且第四场效应晶体管的漏极连接到第三场效应晶体管的栅极。

优先权

本申请要求2019年3月1日向USPTO提交的美国临时申请第62/812,600号和2019年3月1日向USPTO提交的美国临时申请第62/812,819号的优先权，以及2019年6月21日向USPTO提交的美国申请第16/448,842号的优先权，所述申请的公开内容特此以全文引用的方式并入本文中。

技术领域

本公开提供一种具有逻辑值{1，0，-1}的三元(ternary)权重单元(weight cell)配置，其中即使MTJ具有仅为2到3的开/关比(on/off ratios)，输出电流的开/关比也会更接近晶体管的开/关比(10⁴到10⁵)。

背景技术

对用于机器学习(machine learning，ML)应用的硬件加速器的需求越来越大。在大多数这些ML应用中处于主导地位的计算是矩阵向量乘法(matrix vectormultiplication)。通过交叉开关网络以模拟(analog)形式极高效地进行矩阵向量乘法是可能的。然而，为了表示权重，必须在每个权重单元中引入存储器元件。静态随机存取存储器(Static random access memory，SRAM)较大且是功率低效的。非易失性存储器选项(如冗余随机存取存储器(redundant random access memory，RRAM)、闪存(FLASH)或自旋力矩转移磁性随机存取存储器(spin-torque transfer magnetic random access memory，STT-MRAM))通常受到包含低开/关比、高偏差以及非兼容编程电压的一组其它挑战的影响。

发明内容

根据一个实施例，提供一种权重单元。所述权重单元包含：第一场效应晶体管(field effect transistor，FET)和连接到第一FET的漏极的第一电阻式存储器元件；第二FET和连接到第二FET的漏极的第二电阻式存储器元件，第一FET的漏极连接到第二FET的栅极，且第二FET的漏极连接到第一FET的栅极；第三FET和连接到第三FET的漏极的第三电阻式存储器元件；以及第四FET和连接到第四FET的漏极的第四电阻式存储器元件，第三FET的漏极连接到第四FET的栅极，且第四FET的漏极连接到第三FET的栅极。

根据一个实施例，提供一种存储器装置。所述存储器装置包含权重单元阵列，每个权重单元包含：第一场效应晶体管(FET)和连接到第一FET的漏极的第一电阻式存储器元件；第二FET和连接到第二FET的漏极的第二电阻式存储器元件，第一FET的漏极连接到第二FET的栅极，且第二FET的漏极连接到第一FET的栅极；第三FET和连接到第三FET的漏极的第三电阻式存储器元件；以及第四FET和连接到第四FET的漏极的第四电阻式存储器元件，第三FET的漏极连接到第四FET的栅极，且第四FET的漏极连接到第三FET的栅极。所述存储器装置包含处理器，所述处理器配置以用权重单元阵列通过以下操作来执行推理：根据对应神经元的逻辑值来设置用于权重单元阵列中的一行权重单元的输入；和读取权重单元阵列中的一列权重单元的输出。