[发明专利]一种用于图像传感器的自由亚采样型行逻辑电路及其工作方法

权利要求书

1.一种用于图像传感器的自由亚采样型行逻辑电路，其特征在于，包括开窗译码模块、亚采样状态标识模块、LATCH阵列、全局控制器及成像控制逻辑模块；

开窗译码模块，用于对开窗地址进行解析，产生各窗口单元的使能信号；

亚采样配置包括内部模式和外部调试模式，使用内部模式时，全局控制器产生亚采样起始信号、亚采样参考信号及行时钟信号；使用外部调试模式时，通过外部PAD提供亚采样起始信号、亚采样参考信号及行时钟信号；

亚采样状态标识模块，用于向开窗范围内的亚采样行标识信号row_flag逐行写入亚采样信息，并将亚采样信息送入LATCH阵列；

成像控制逻辑模块，用于读取亚采样行标识信号row_flag的亚采样信息，根据曝光模式和合并模式配置，产生各行像元的MOS管开关控制信号。

2.根据权利要求1所述的用于图像传感器的自由亚采样型行逻辑电路，其特征在于，根据图像传感器的开窗、合并及量化配置，全局控制器对主时钟进行分频，经时钟门控结构分时向亚采样标识模块和成像控制逻辑模块提供不同频率的时钟信号。

3.根据权利要求1所述的用于图像传感器的自由亚采样型行逻辑电路，其特征在于，亚采样状态标识模块包括N个最小重复单元SUB，每个SUB包含一条亚采样指针链和各行像元的亚采样标识信号产生结构。

4.根据权利要求3所述的用于图像传感器的自由亚采样型行逻辑电路，其特征在于，亚采样指针链包含两个二输入多路选择器和W个D触发器，其中W为最小开窗行数。

5.根据权利要求3所述的用于图像传感器的自由亚采样型行逻辑电路，其特征在于，亚采样标识信号产生结构包含一个锁存器和一个二输入多路选择器，各行的指针信号作为锁存器开关控制，将亚采样参考信号逐行写入每行像元对应的二输入多路选择器输入端，二输入多路选择器产生各行最终的亚采样行标识信号row_flag。

6.根据权利要求5所述的用于图像传感器的自由亚采样型行逻辑电路，其特征在于，二输入多路选择器连接有一键关断信号。

7.权利要求1～6任意一项所述的用于图像传感器的自由亚采样型行逻辑电路的工作方法，其特征在于，包括以下步骤：

(1)初始化：通过SPI接口配置图像传感器内部开窗地址寄存器，开窗地址addr_st/addr_end送入开窗译码模块，通过地址译码，在开窗起止位置产生高电平的使能信号，令全局信号作为指针链起始端输入，指针链结束端产生低电平输出，完成开窗定位；

(2)亚采样状态标识：

使用内部模式时，全局控制器根据亚采样配置寄存器信息产生亚采样起始信号、亚采样参考信号及行时钟信号；使用外部调试模式时，通过外部PAD提供亚采样起始信号、亚采样参考信号及行时钟信号；

当亚采样起始信号有效后，亚采样指针链中位于起始行的指针产生高脉冲，将亚采样参考信号的亚采样信息写入开窗起始行的亚采样行标识信号row_flag，亚采样行标识信号row_flag产生的同时，成像控制逻辑模块读取亚采样行标识信号row_flag状态，根据当前曝光模式配置，活动行的输出信号依次完成初始化；亚采样指针随行时钟节拍向下传递，亚采样信息被逐行写入并送入LATCH阵列；当开窗范围内所有行均完成亚采样标定后，亚采样标定结束；

(3)曝光等待：亚采样标定结束后，所述自由亚采样型行逻辑电路进入曝光等待阶段，在该阶段，像元阵列处于复位状态；

(4)像元阵列曝光：曝光开始信号sync_int有效后，成像控制逻辑模块读取LATCH阵列中存储的亚采样信息，根据曝光模式配置关断像元复位，进入曝光过程；

(5)像元阵列读出：曝光结束信号sync_read有效后，成像控制逻辑模块读取LATCH阵列中存储的亚采样信息，根据曝光模式配置进行阶段控制，完成采样读出。