[发明专利]影像传感器及其列并列式模拟数字转换电路及转换方法

权利要求书

1.一种列并列式模拟数字转换电路，用以将多个模拟信号转换为其各自对应的多个数字信号，该列并列式模拟数字转换电路包含：

多个列模拟数字转换器，用以产生各自对应的多个数字计数，该多个列模拟数字转换器包括第一列模拟数字转换器以及第二列模拟数字转换器，其中该第一列模拟数字转换器用以根据一第一模拟信号而产生一第一数字计数，该第二列模拟数字转换器用以根据一第二模拟信号而产生一第二数字计数，其中该第一数字计数为一第一数字信号与一第二数字信号的差值，其中该第一数字信号及该第二数字信号分别对应于该第一模拟信号及该第二模拟信号；以及

一数字处理电路，用以产生该多个数字信号，该数字处理电路根据该第一数字计数及该第二数字信号而产生该第一数字信号；

其中该列并列式模拟数字转换电路接收一斜坡信号，其中各该列模拟数字转换器包括：

一比较器，用以比较相对应的模拟信号及该斜坡信号，由此产生一相对应的比较结果信号；以及

一计数器，耦接于该比较器，用以根据该相对应的比较结果信号而计数以得出该相对应的数位计数；

其中当该第一列模拟数字转换器及该第二列模拟数字转换器的比较结果信号显示，对比于该斜坡信号，该第一模拟信号及该第二模拟信号位于该斜坡信号的上下不同侧时，该第一列模拟数字转换器的计数器即开始计数，由此产生该第一数字计数。

2.如权利要求1所述的列并列式模拟数字转换电路，其中，该第二数字信号对应于该第二数字计数。

3.如权利要求1所述的列并列式模拟数字转换电路，其中，该多个列模拟数字转换器还包括第三列模拟数字转换器，其中

该第三列模拟数字转换器用以根据一第三模拟信号而产生一第三数字计数，其中该第二数字计数为该第二数字信号与一第三数字信号的差值，该第三数字信号对应于该第三模拟信号；以及

该数字处理电路用以根据该第二数字计数及该第三数字信号而产生该第二数字信号。

4.如权利要求1所述的列并列式模拟数字转换电路，其中，在一转换时段中，当该第二列模拟数字转换器的比较结果信号的位准尚未转变前，而该第一列模拟数字转换器的该计数器开始计数时，该第一列模拟数字转换器的该计数器以反向计数。

5.如权利要求1或4所述的列并列式模拟数字转换电路，其中，该第一数字信号为该第一数字计数及该第二数字信号的总和。

6.如权利要求1所述的列并列式模拟数字转换电路，其中，该多个列模拟数字转换器耦接于一像素感测电路阵列，该像素感测电路阵列用以感测一目标信号，且该像素感测电路阵列由至少一个行及多个列的该像素感测电路所组成，该多个列的该像素感测电路对应于该多个列模拟数字转换器，其中各列的该像素感测电路用以产生一对应的模拟信号，该对应的模拟信号耦接于一对应的列模拟数字转换器。

7.如权利要求6所述的列并列式模拟数字转换电路，其中，对应于该第一列模拟数字转换器的该像素感测电路阵列中的第一列，与对应于该第二列模拟数字转换器的该像素感测电路阵列中的第二列，在几何位置上相邻排列。

8.如权利要求6所述的列并列式模拟数字转换电路，其中，该多个列模拟数字转换器还包括第四列模拟数字转换器，对应于该第四列模拟数字转换器的该像素感测电路阵列中的第四列，其几何位置排列于对应于该第一列模拟数字转换器的该像素感测电路阵列中的第一列及对应于该第二列模拟数字转换器的该像素感测电路阵列中的第二列之间，其中该第四列模拟数字转换器及对应于该第四列模拟数字转换器的该像素感测电路阵列中的第四列，在一省电模式中禁止。

9.如权利要求1所述的列并列式模拟数字转换电路，其中，各该列模拟数字转换器分别在一重设阶段及一信号阶段中，产生其各自对应的数字信号，其中该数字处理电路还从该信号阶段中对应的数字信号减去该重设阶段中对应的数字信号，由此产生一相对应的噪声消除数字信号；

其中在该重设阶段中，该相对应的模拟信号耦接于一重设位准，且在该信号阶段中，该相对应的模拟信号由一感测元件控制，该感测元件用以感测一目标信号。