[发明专利]一种锁相环电路

说明书

本发明提供了一种锁相环电路，通过自校准电荷泵根据up脉冲或dn脉冲对环路滤波器进行充电或放电，调节环路滤波器输出的控制电压；自校准电荷泵根据up脉冲或dn脉冲泵入或泵出的电流相同，利用自校准电荷泵改进了传统电荷泵的电流失配问题，实现电荷泵UP电流和DN电流的匹配，从而减少模拟锁相环锁定时出现的静态相位差和电流失配导致的输出抖动增大问题。

技术领域

本申请涉及电子电路技术领域，具体而言，涉及一种锁相环电路。

背景技术

高速信号发射端需要输出频率可调范围大(10～28GHz)而相位噪声小(抖动1ps以下)的锁相环，现有技术，为使得锁相环输出频率可调范围较大，需要提升压控振荡器的输出频率对控制电压Vctrl的敏感性，但是这样的话如果控制电压Vctrl上电压噪声较大，锁相环输出时钟将会出现较大相位噪声和抖动；为降低噪声，则必须降低压控振荡器的输出频率对控制电压Vctrl的敏感性，所以这和大输出频率范围的要求相矛盾。第二，当控制电压Vctrl电压接近电源或者地时，模拟锁相环中的电荷泵对环路滤波器的充放电电流会出现严重不匹配，导致锁相环性能下降。

发明内容

有鉴于此，本申请提供了一种锁相环电路，以改善现有的锁相环中电荷泵对环路滤波器的充放电电流会出现严重不匹配等问题。

本发明采用的技术方案如下：

本发明提供了一种锁相环电路，所述锁相环电路包括：频率相位比较器、自校准电荷泵、环路滤波器、压控振荡器及分频器；所述频率相位比较器、所述自校准电荷泵电连接、所述环路滤波器及所述压控振荡器依次连接；所述压控振荡器还通过所述分频器与所述频率相位比较器连接；

所述分频器用于将所述压控振荡器输出的时钟信号进行分频生成反馈时钟传输至所述频率相位比较器；

所述频率相位比较器用于将所述反馈时钟与参考时钟进行比较，输出up脉冲或dn脉冲至所述自校准电荷泵；

所述自校准电荷泵根据所述up脉冲向所述环路滤波器泵进电流，所述自校准电荷泵还用于根据所述dn脉冲控制所述环路滤波器泵出电流，其中，所述泵出电流与所述泵进电流匹配；

所述环路滤波器用于根据所述泵进电流或所述泵出电流调节输出至所述压控振荡器的控制电压，以使所述压控振荡器根据所述控制电压输出与所述参考时钟相位相同步的时钟信号。

进一步地，所述自校准电荷泵包括自校准模块及电荷泵模块，所述自校准模块与所述电荷泵模块电连接；

所述电荷泵模块用于根据所述up脉冲生成泵进电流以使所述环路滤波器充电，以使所述控制电压升高；所述电荷泵模块还用于根据所述dn脉冲生成泵出电流以使所述环路滤波器放电，以使所述控制电压降低；

所述自校准模块用于对所述电荷泵模块进行调节控制，以使所述泵进电流与所述泵出电流匹配。

进一步地，所述电荷泵包括：第一PMOS管、第一NMOS管、第一开关组及第二开关组；

所述第一开关组与所述第二开关组并联于所述第一PMOS管与所述第一NMOS管之间；

所述第一开关组包括第二PMOS管、第二NMOS管；所述第二PMOS管与所述第二NMOS管串联，其中，所述第二PMOS管与所述第一PMOS管连接；所述第二NMOS管与所述第一NMOS管连接；

所述第二开关组包括第三PMOS管、第三NMOS管；所述第三PMOS管与所述第三NMOS管串联；其中，所述第三PMOS管与所述第一PMOS管连接；所述第三NMOS管与所述第一NMOS管连接；

所述第一开关组及所述第二开关组用于根据所述up脉冲或所述dn脉冲交替导通，以生成所述泵进电流或所述泵出电流。