[发明专利]一种信道编码和纠错译码方法、设备以及存储介质

权利要求书

1.一种信道编码和纠错译码方法，其特征在于，包括以下步骤：

S100、发送端将矢量X进行预处理得到矢量X′，并对所述矢量X′进行二元加权编码；其中，预处理之后的所述矢量X′满足以下条件：

条件1、连续的符号1个数小于或等于c_max(c_max＝0,1,2,…)；条件2、

所述二元加权编码的过程如下：

根据编码公式L_i＝L_i-1R_i-1F(X′_i-1,r)对所述矢量X′进行编码，令编码后的L_n＝V；其中，X′_i为矢量X′中第i个字符，r为权系数，F(X′_i-1,r)为X′_i的加权累计分布函数，R₀＝1，L₀＝0，i∈(1,2,…,n)，n为所述矢量X′的字符数；

S200、发送端将序列V经BDMC信道发送至接收端；

S300、接收端接收所述序列V后，对所述序列V进行纠错译码：

S301、以m个比特字符为窗口，获取所述序列V中连续m个比特作为第一纠错序列；

S302、沿所述第一纠错序列中的首字符向后译码出l_m个比特作为第二纠错序列，所述l_m个比特为检验所述第一纠错序列必然发生比特错误的最小译码长度；

S303、若所述第二纠错序列不符合所述条件1，则沿所述第一纠错序列中的尾字符向前选取S_m个比特作为第三纠错序列，所述S_m个比特字符为所述第一纠错序列的最大纠错范围；

S304、遍历所述第三纠错序列中所有的错误位置，按序对错误位置进行更正并且在每次更正一个错误位置后进行以下处理：

根据更正错误位置后的所述第三纠错序列对所述第一纠错序列、以及所述第二纠错序列进行对应位置的更正；

判断更正后的所述第二纠错序列是否符合所述条件1，若符合，则所述第一纠错序列纠错完成并译码出m个比特字符；若不符合，则更正下一个错误位置。

2.根据权利要求1所述的一种信道编码和纠错译码方法，其特征在于，所述S303中，还包括以下步骤：

若所述第二纠错序列符合所述条件1，则所述第一纠错序列纠错完成并译码出m个比特字符；

获取下一组连续m个比特字符作为更新后的第一纠错序列，并跳转至步骤S302。

3.根据权利要求1所述的一种信道编码和纠错译码方法，其特征在于，所述第一纠错序列纠错完成并译码出m个比特字符之后，还包括以下步骤：

获取下一组连续m个比特字符作为更新后的第一纠错序列，并跳转至步骤S302。

4.根据权利要求1所述的一种信道编码和纠错译码方法，其特征在于，所述遍历所述第三纠错序列中所有的错误位置，按序对错误位置进行更正，具体包括以下步骤：

遍历所述第三纠错序列中所有的错误位置，设所述第三纠错序列中最多出现e个比特错误，则计算比特错误的位置的可能性为种；

将种可能性进行排序，排序的规则如下：首先根据e值从小至大排序，然后根据比特错误的位置从后向前排序；

按序将错误位置进行比特取非。

5.根据权利要求1至4任一项所述的一种信道编码和纠错译码方法，其特征在于，所述BDMC信道包括BSC信道以及BEC信道。

6.一种信道编码和纠错译码设备，其特征在于，包括：至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1至5任一项所述的一种信道编码和纠错译码方法。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至5任一项所述的一种信道编码和纠错译码方法。