[发明专利]一种PCB设计中差分布线的方法及系统

说明书

本申请公开了一种PCB设计中差分布线的方法及系统，该方法包括：在当前PCB板内，利用一对差分信号线生成N对待处理差分线对；利用N对所述待处理差分线对生成第二粗线；将所述第二粗线移动至目标位置；在所述目标位置处，以所述第二粗线的中心线为基准，再次生成N对差分线对。该系统包括：第一布线模块、粗线生成模块、移动模块和第二布线模块。通过本申请，能够有效提高PCB设计中差分布线的效率和准确性。

技术领域

本申请涉及PCB(Printed Circuit Board，印制电路板)设计技术领域，特别是涉及一种PCB设计中差分布线的方法及系统。

背景技术

在PCB设计及前期评估阶段，设计人员需要对所有差分线bus进行预评，从而不断优化PCB设计。随着高密度板卡的发展，PCB板越来越精细化，小型化，且差分线的速度越来越高，对差分布线质量要求也越来越高。因此，如何在PCB设计中进行差分布线，从而对PCB设计进行评估，是个重要问题。

目前，在PCB设计中进行差分布线的方法，通常是进行简单评估，首先拉一个粗线作为评估通道，再根据该粗线对每对差分信号进行逐个布线，最后，根据空间人工进行差分线的移动和修改。以主板的PCB设计为例，主板中包括16层PCB布线层，其中有7层信号走线，每层信号走线中至少有6种bus信号，因此，每组进行重新布局移动次数至少为6次。第一次布局好之后，后面再发生位置变动，需要再次移动相关差分线对。

然而，目前在PCB设计中进行差分布线的方法中，由于需要人工进行差分线的移动和修改，且一个板卡设计中需要多次移动相关差分线，布线的效率较低；而且，由于需要多次移动相关差分线，导致每次移动后差分线间距不一致，从而导致布线的准确性较低。

发明内容

本申请提供了一种PCB设计中差分布线的方法及系统，以解决现有技术中PCB布线的效率和布线间距准确性较低的问题。

为了解决上述技术问题，本申请实施例公开了如下技术方案：

一种PCB设计中差分布线的方法，所述方法包括：

在当前PCB板内，利用一对差分信号线生成N对待处理差分线对；

利用N对所述待处理差分线对生成第二粗线；

将所述第二粗线移动至目标位置；

在所述目标位置处，以所述第二粗线的中心线为基准，再次生成N对差分线对。

可选地，所述在当前PCB板内，利用一对差分信号线生成N对待处理差分线对的方法，包括：

获取当前PCB板内待处理差分线对的一对差分值；

根据所述差分值，生成一对差分信号线；

根据所述差分信号线的Net名称，获取所述差分信号线的DP线宽、DN线宽以及DP/DN间距；

根据所述DP线宽、DN线宽以及DP/DN间距，利用公式A＝(2W+D)计算得出所述差分信号线的空间值，其中，A为所述差分信号线的空间值，W为DP和DN的线宽，D为DP/DN间距；

根据差分线对数量、差分线间距以及空间值，利用公式M＝N*S*A计算得出待处理差分线对的总宽度，其中，M为待处理差分线对的总宽度，N为一个bus内包含的待处理差分线对的数量，S为差分线间距，A为一对所述差分信号线的空间值；

根据N、S和A确定第一粗线及其中心线坐标，所述第一粗线为根据N、S和A之间的逻辑关系建立的属性线；

以所述第一粗线的中心线为基准，向所述第一粗线的中心线两侧分别外扩N/2对差分线对，且所述第一粗线的中心线到两侧差分线对边缘的距离均为M/2。

可选地，利用N对所述待处理差分线对生成第二粗线的方法，包括：